This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3867万CS:SGMII问题和原理图检查

Guru**** 1818760 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1095527/dp83867cs-sgmii-questions-and-schematic-check

部件号:DP8.3867万CS
主题 :TPS7.4701万中讨论的其它部件

您好,

我正在使用连接到NXP LS1012a的DP8.3867万CS,使用SGMII 4线模式。

最初,我很难静默丢弃RX数据包。 我在RX_CTRL上添加了该 论坛帖子中所示的捆绑,解决了此问题:
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/49.0569万/c6678-dsp--dp83867-phy-sgmii-link-up-issue</s>6678 8.3867万

修改捆扎带后,我现在没有链接问题,似乎我不再看到数据包丢失。

我的问题如下:

对于SGMII,本地25MHz振荡器是否需要 与SGMII信号同步?
当我检查PHY的0x37寄存器时,它始终为0x40,这是否表示SGMII连接存在其他问题?

我是否需要数据表中未指明的任何其他捆扎带以确保可靠性或其他建议?

以下是我们的示意图:


提前感谢您的关注

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Simon:

    感谢您与我们联系。

    是否启用SGMII自动协商? 您可以阅读reg<0x14>[7]来检查是否启用了自动协商。
    您在何时阅读Reg (注册)<0x37>? 在PHY链路连接后和开始数据传输之前,您是否可以立即阅读它?

    SGMII输出信号(SOP,SON)与25MHz时钟同步。 输入信号不必与25MHz时钟同步。 DP8.3867万具有CDR电路,可处理相位和频率偏移。

    让我详细了解一下这个原理图,并在星期二(4月26日)之前回复您。

    --
    此致,
    Gokul。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Simon:

    下面是我对原理图的反馈。

    电源网络:
    对于所有电源,请使用数据表第10节中指定的推荐电源去耦网络。
    对于VDDIO,VDDA1P8引脚,LDO电压的风扇不能相同。 距离LDO输出较近的点应有不同的扇出线。
    请与LDO团队一起检查LDO TPS7.4701万的连接

    晶体:
    请咨询晶体供应商,负载盖和XO系列电阻器的最佳值。

    MDI:
    请将原理图与差速器管路的磁性连接共享。

    MDC/MDIO:
    请在MDIO引脚上添加1.5k或2.2k的上拉电阻

    --
    此致,
    Gokul。