[参考译文] SN65LVDM050-Q1：TPLH、TPHL、tsk (p) TI 生产测量

您好、Tim、

您能否分享您的测试设置？ 您是否遵循图5测试设置和图2测量方法？

您好、Malik、

稍后我必须确认确切的测试条件、但根据我的理解、我们将测试图7 (SGLS128A -计时测试电路和波形)。

有一些预先提供的警告、测试设备可能会产生比数据表中指定的更大的负载电容、因此我们对测量中的微小差异比较宽容。

但是、无论具体测试条件如何、通常都想知道 tsk (p)限制是否应在0.1ns 内、或者我们正在寻找一个非问题。 根据我的经验、典型值有时可能相当不可靠、这通常是一个很好的参考点。

谢谢、

Tim

您好、Tim、  

我认为这不是问题、 TSK (p)限制不限于彼此之间的0.1ns。  

您好、Malik、

感谢您的反馈。

尽管我同意我们不会怀疑这是一个主要问题、但我仍然想凭经验确认 TI 的内部结果、这是预期行为。

2-3ns 脉冲偏斜在较高的比特率下显然会成为一个问题、因此、我们想确认将来是否应该考虑这种偏移。

谢谢、

Tim

您好、Tim、

我同意 您拥有的 tPHL 数高于我预期的值。 我想查看您的设置、看看这里是否有任何事情发生。  

您好、Malik、

附加代码段。 没什么可看的

器件被放置在插座中、并且 I/O 被映射到测试仪的通道。

供应商提出的警告是、测试仪环境会意外地增加~50pF 的杂散电容、这将用作 CL、但我们会认为、由于 CL=10pF 测试条件而导致的任何偏斜/偏移都将在 tPHL 和 tPLH 测量中表示。

谢谢、

Tim

您好、Tim、

在这里、我同意我希望两次测量中的 CL 增加会产生任何影响。 您是否在多个器件上看到这些数字？ 您可以共享的波形？  您能否尝试在 Y/Z 引脚上添加弱下拉或降低 CL 来查看 tpHL 测量是否受影响？  

这些测量值仅由自动测试仪输出、因此没有波形。 我们的计划样品尺寸更大、但目前仅对3个样品进行表征以形成测试限制。 遗憾的是、无法使用测试设置进行实验。 尤其是考虑到器件的其余部分看起来不错、并且不希望因追逐典型参数而承受过多负担。

为什么我的偏好只是从 TI 获得我们的结果是否属于家庭、而我们只需对结果进行评级便可看出结果是偏差的。 为了评估使用前/使用后的测量结果、我认为这是可以的。

我确实认为 tPHL 测量值大约在 TI 数据表上设置的3.7ns 典型限值附近、这一点很有趣、因此 tPLH 侧的器件速度要快得多、这是一个令人困惑的问题。

这是 SnS R001-R003的原始数据：

您好、Tim、

您能否详细说明每行之间的差异？ 这些只是相同测试的实例吗？ R0001-0003您提到的三个器件是否正确？  

当然。 每行代表测试排序中的一个测量值。  我没有按接收者和每一个接受测试的次数来描述它、但通常出于此对话的目的、可以假设它是/或。

R0001、R0002和 R0003列是每个器件的 SnS。

我看到、我认为您在这里看到的是接收器的预期结果、而另一半的数据是驱动器的数据。

。  

您好、Malik、

不幸的是、我不认为是这样。 在应用中、我们仅使用接收器部分、这就是我专注于解决感知差异的原因。 但是、驱动程序部分也会单独测量和标注(粘贴在下面)。

我确实认为这可能是某种程度上保证测试设置是合理的。 我看到 tPLH=1.32ns、tPHL=1.21ns 的平均值、导致0.11ns 的净平均偏斜、这一切似乎都在数据表限制范围内。

实际上、唯一的"问题"似乎是接收器上的 tPLH 比典型的要快得多。 我已经请求了一些有关时序测量的附加信息、以查看是否可能触发条件或是否有任何不正确的情况。

您好、Tim、

明白了、我还想知道这些测量是如何在程序中完成的。 任何有助于说明的波形都是有用的。