This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83TD510E:接收延迟的确定性如何?

Guru**** 2534260 points
Other Parts Discussed in Thread: DP83TD510E

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1115311/dp83td510e-how-deterministic-is-the-receive-latency

器件型号:DP83TD510E

您好!

我需要知道 DP83TD510E 组件(10BASE-T1L PHY)中的接收延迟是如何确定的。

数据表中 RX_CLK 的说明(在 MII 模式下)表明它是一个“从接收到的数据流衍生出2.5MHz 参考时钟”

这是否意味着 PHY 将 RX_CLK 与传入数据对齐、从而消除了高达400ns (2.5MHz)的延迟不确定性、否则会出现这种不确定性?

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    不、它不会这样做。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     感谢您的回答。

    我还有其他与 此组件延迟相关的问题:

    数据表中的时序表给出了延迟的最大值(MII 到 Cu (10M)= 750ns 最大值、Cu 到 MII (10M)= 5100ns 最大值)、但未给出最小值。
    您能告诉我这些最小值是什么吗?

    我需要知道传输和接收延迟之和的最大变化量;如果我不知道最小值、我必须假设这种变化量可以达到5850ns、这超出了我的设计所能支持的范围。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢你的答复。 我会将此事提交给团队进行讨论、并期待下周初回复您。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    对拖延表示歉意。  我们希望 MII 延迟是固定的(最小值=最大值) 、而在其他接口上、最小和最大延迟预计会变化1个2.5MHz 时钟周期、即400ns。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这些信息对调整我的设计非常有用。

    非常感谢。