[参考译文] DP83826I：经过 POR 后的 CLKOUT 延迟50ms

您好、手动、

您能否在出现故障的 DP83826上捕获功率斜坡？

PHY 需要在电源斜升时提供时钟信号。 除了功率斜坡捕捉、请在同一捕捉上进行复位和时钟。  

最棒的

Alon

您好、Alon、  

这是捕获。 RST_N 仅上升至2V。在我们的电路板上、有一个10k PD。  

以下是不使用10k PD 时的相同测量值：  

行为是相同的。

您好、Manuel、

如您所见、时钟信号在您开始功率斜坡后开始。  

在  开始功率斜坡之前需要存在时钟。  

为什么 RST 上有 PD？ 为什么选择10k？

最棒的

Alon

您好、Alon、

我们使用由以太网 PHY DP83826 - XO 引脚驱动的晶体、我们不使用 CMOS 电平振荡器。  

如果时钟是由 Ehternet PHY 生成的、那么上电前该时钟如何存在？

晶体(直接连接到以太网 PHY)在上电时开始振荡。 但同一以太网 PHY 的 CLKOUT 启动、延迟为50ms。

因此、它似乎是以太网 PHY 中的错误行为。  

您能告诉我、芯片内的 CLKOUT 还有什么其他控制吗？

 您是否具有 PHY 的硬件架构(尤其是 CLKOUT 函数)？

RST 上的 PD 在设计中具有历史意义、但对这种行为没有影响-如上所示。  

此致、

Manuel

您好、Manuel、

请在此处为我们提供完整的原理图吗？

我们对您使用晶体的印象很深。 电源是否用于3V3和 VDDIO？

如果它仅用于其中一个电源、您能否提供两个电源的示波器捕捉？

最棒的

Alon  

您好、Alon、  

我已经向您发送了原理图。

我们将使用晶体石英、如原理图的上图所示。  

我们为3V3和 VDDIO 使用通用电源。

此致、  

Manuel

您好、Manuel、  

Gokul 将在此处继续调试。  

喜欢与您一起工作！

最棒的

Alon