[参考译文] DS250DF230：已确认 CDR 锁定、但 BERT 显示&quot；同步丢失&quot；

admin

Other Parts Discussed in Thread: DS250DF230

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1114841/ds250df230-confirmed-cdr-lock-however-bert-shows-sync-loss

器件型号：DS250DF230

大家好、

我的客户设计了自己的电路板、正在评估 DS250DF230 (前端口入口、模块到主机)。

他确认了 CDR 锁定(通道寄存器 Reg0x02=0xD8)、但在这种情况下、后续阶段 BERT 显示"同步丢失"。
如果他将通道寄存器 Reg0xA5[7：5]从"001"设置为"000"、则他确认问题未发生。
有可能吗？

另一方面、当 Reg0xA5[7：5]=001时、他将通道寄存器 Reg0x3D[7]从"0"设置为"1"、然后确认问题未发生。
是否应将 Reg0x3D[7]设置为"1"？

如果您需要波形、请发送私人消息、然后我们可以分享。

此致、
雅丽塔

3 年多前

0 admin 3 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yaita、

对于所有情况、我建议通过设置0x3D[7]= 1来启用 FIR。

问题：当 Reg0xA5[7：5]=001和 Reg0x3D[7]= 0时、重定时器输出看起来是什么样的？在这种情况下、您是否能够使用示波器测量重定时器 Tx 输出？

谢谢、

Rodrigo Natal

HSSC 应用工程师

0 admin 3 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Rodrigo-San：

非常感谢您的友好支持。
我在私人邮件中回复了您。

此致、
雅丽塔

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS250DF230：已确认 CDR 锁定、但 BERT 显示&quot；同步丢失&quot；