请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DS90LV804 我正在测试 FPGA 中 LVDS 串行器/解串器接口的回送(串行器/解串器使用 LVDS 标准)。 FPGA 将输出 Tx+/Tx 和 Rx+/Rx-、我想将 Tx+环回 Rx+、将 Tx-环回 Rx-以测试 Verilog。 我计划使用 DS90LV804来缓冲来自 FPGA 的信号。 这是否是用于此测试的正确连接?

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.