[FAQ] [参考译文] [常见问题解答]如何确保 PCIe 第5代设计成功？

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1131251/faq-how-can-i-ensure-a-successful-pcie-gen5-design

PCIe 第5代成功设计的3个提示

PCIe 数据速率在最新的 PCIe 第5代规范中增加到32Gbps、因此 PCIe 的数据吞吐量比以往任何时候都更高。  遗憾的是、较高的数据速率也会导致更多的信号完整性问题。  如果在设计阶段不考虑信号衰减、则会显著影响已完成系统的性能并增加设计周期的时间。   他们说，一盎司的预防值得一磅的治疗，而在高速设计方面，这是不可能更真实的。   遵循以下最佳实践将有助于确保您的下一个设计在第一次迭代中成功。

1) 1)使用 IBIS-AMI 模型仿真您的设计

• IBIS-AMI 模型是仿真软件中使用的文件、用于描述给定 IC 的 I/O 缓冲器或差动线路的性能。  这种格式的设计特别考虑了高速信号完整性、获取一种格式是确保电路板设计性能良好的第一步。
• 我们的许多高速信号调节产品都具有 IBIS-AMI 模型、可帮助验证电路板设计中给定 IC 的性能。  要为给定产品申请 IBIS-AMI 模型、请单击产品页面上的"Request Info"按钮。
• 在执行仿真时、输入数据模式必须尽可能与真实数据模式匹配、这一点很重要。 不同的输入模式可能会导致不同的仿真结果。
• 使用与将要使用的实际介质相匹配的 S 参数模型运行仿真。  为了获得准确的仿真结果、应该从应用程序中将使用的实际介质中提取一个 SNP 文件。  
• 连接器还会导致信号衰减、尤其是串扰形式。  使用一个与所使用的连接器密切相关的 SNP 文件也将提高仿真的精度。
• 在评估仿真结果时、请使用 PCIe 规范定义的眼图模板。  符合此标准将确保系统的电气特性符合 PCIe 标准。

2) 2)优化 PCB 布局

• IBIS-AMI 仿真可能揭示 PCB 设计中的缺点。  为了纠正这些问题、优化用于高速信令的 PCB 板布局非常重要。  
• 理想的高速 PCB 设计应具有低损耗布线、优化的回波损耗和最小化串扰。  为了实现这一点、应密切注意 PCB 板的布局。  以下是 PCB 设计不佳时更常见的一些问题：
  1. 阻抗变化-当高速信号通过通道时、阻抗不连续性会导致信号反射回源。  阻抗变化可能由无源组件、焊点、通孔等引起。  最好完全避免它们、但在不可能这样做的情况下、应注意最大限度地减小阻抗变化、以减少反射和信号衰减。  
  2. 连接器或过孔残桩-阻抗不连续性的一个极端示例是由通孔过孔或连接器创建的通道的开路部分。  这些残桩将完全反射信号、并可能在特定频率下引起谐振。  为了纠正这一问题、应反向钻孔以防止残桩反射。
  3. 不一致的接地基准-确保高速通道的整个长度都有一个接地基准。  这包括在路径中的任何信号过孔旁边添加接地过孔、并确保在信号下有一个完整、不间断的接地平面。
• 高速设计是一个经过广泛研究并需要专业知识的主题。  幸运的是、TI 已创建了一些指南、可帮助您完成高速布局设计过程。  有关 优化 PCB 布局的更多信息、请参阅我们的 PCIe 布局指南。
• 最后、如果可能、请使用3D 高频结构仿真器(HFSS)来识别任何剩余问题并在制造之前优化您的设计。

3) 3)执行互操作性测试

制造电路板后、设计的电气特性(希望)将完全符合 PCIe 规范。  但是、测试不到此结束。   互操作性测试是确保设计的数字部分能够在任何 PCIe 系统中正常工作的重要步骤。  但是、使用市场上存在的许多 PCIe 器件进行测试通常很困难或成本高昂。  尤其是在 PCIe 第5代的情况下、公开可用于测试的器件数量有限。  获取所需资源的一种方法是参加 PCI-SIG 技术讲座。  在 PCI-SIG 技术讲座中、您的系统或附加卡将通过多个不同的 PCIe 供应商进行测试。  这不仅可以确认您的产品能够与其他产品完美配合、还将测试您的设计的许多其他方面、以确保其完全符合 PCIe 标准、并为您的产品提供在市场上取得成功的最佳机会。