请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DP83TD510E 我需要将 RGMII 输入时序(10M)设置为非延迟模式、以便针对在时钟边沿+-1ns 输出数据的另一个电路来管理接口时序。 对于+-4ns 设置/保持要求、这在我正在进行的设计中是不可能的、60cm 导线是不可行的。
是否有人可以将我指向控制此设置的寄存器。
我猜测该接口在其他 PHY IC 中重复使用、但我不确定查看的位置。
此致
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我需要将 RGMII 输入时序(10M)设置为非延迟模式、以便针对在时钟边沿+-1ns 输出数据的另一个电路来管理接口时序。 对于+-4ns 设置/保持要求、这在我正在进行的设计中是不可能的、60cm 导线是不可行的。
是否有人可以将我指向控制此设置的寄存器。
我猜测该接口在其他 PHY IC 中重复使用、但我不确定查看的位置。
此致