Other Parts Discussed in Thread: TDA2HG
各位专家：
我们的客户在其模块上使用 DP83TC811R-T1、驱动程序代码从我们的网站下载、由于811s 和811R 共享相同的代码、客户软件工程师希望获得用户指南、了解如何更改基线代码以满足其特定应用的要求？ 我们是否有这样的用户指南文件？
当前，当他们读取811R 的间接寄存 器(不更改基线代码)时，该值不正确...
您好、Kallikuppa、
现在，客户可以更改代码，并且可以访问所有寄存器。 PHY 到 PHY 已链接(0x0133 = 0x75FF)、PHY 到 MAC (TDA2HG)也似乎链接正常(0x0001 = 0x0065)、 但从 MAC 侧视图来看、RGMII 端口在10Mbps 半双工模式而非 100Mbps 全双工模式下工作、我们测试 RX_CLK 和 TX_CLK 信号、频率为25MHz、我不知道我们的 PHY 问题还是 SOC 问题？
我找到了带内模式的数据表，您能告诉我带内模式是什么？此问题是由此问题引起的？
您好、Kallikuppa、
目前、客户重置序列不完全符合我们的规范、
将该引脚 μs 为低电平至少1 μ s。
客户电路板复位信号波形如下：
我的问题是、如果在上电时再次将 RESET_n 引脚置为低电平1us、是否会影响正常运行？ 因为当前客户电路无法更改。
我也对我们的链路状态寄存器有一点困惑：
1) 0x0001位2链路状态--这意味着 MAC 到 PHY 链 路或 PHY 到 PHY 100BASE-T1链路状态？
2) 0x0133位12 链路状态--这意味着 MAC 至 PHY 链路或 PHY 至 PHY 100BASE-T1链路状态？
0x0133 bit1/0 链路状态--表示 MAC 到 PHY 链路或 PHY 到 PHY 100BASE-T1链路状态？
您好、Kallikuppa、
以下 是复位与时钟波形：
您好、Kallikuppa、
以下是客户原理图、我已经指出了2个错误、客户已更改、VDD 稳定、复位变为高电平的间隔约为3ms、
当前客户可以读取正确的自举值(0X0467 = 0xFC)。
您可以帮助我确认链路状态寄存器指示吗？
链路状态寄存器：
1) 0x0001位2链路状态--这意味着 MAC 到 PHY 链 路或 PHY 到 PHY 100BASE-T1链路状态？
2) 0x0133位12 链路状态--这意味着 MAC 至 PHY 链路或 PHY 至 PHY 100BASE-T1链路状态？
0x0133 bit1/0 链路状态--表示 MAC 到 PHY 链路或 PHY 到 PHY 100BASE-T1链路状态？
谢谢！
