This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVDS93A:没有内部上拉/下拉?

Guru**** 2517370 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1064713/sn65lvds93a-no-internal-pull-up-down

器件型号:SN65LVDS93A

您好!

CPU (AM437x)的 SYSBOOT 0至18端子连接到 D0至15、D24、D25和 D26端子。

为了在加电期间保持所需的电平、SYSBOOT 引脚与一个10k Ω 上拉或下拉电阻器相连。


在 SHTDN=低电平期间、该器件的 D0-D26是否具有内部上拉/下拉电阻?
客户担心内部上拉会阻止正确选择引导顺序。


此致、
Hiroshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    所有这些输入都具有集成的下拉电阻;请参阅数据表第7.5节中的 Rpdn。

    第9.4.2节未提及输入、因此即使在/SHTDN 为低电平时、下拉电阻也会显示为有效。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答。
    您知道最小下拉电阻值吗?

    客户会考虑确定上拉电阻所需的信息。
    现在、它们使用10kΩ Ω 上拉电阻器。
    kΩ、数据表中建议的电路为4.7 μ A。
    考虑到电阻值的变化、我们是否应该将其更改为4.7K?

    这只是一个弱下拉、所以我认为这个问题过于谨慎、但是如果您知道最小阻力、请告诉我。

    此致、
    Hiroshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您使用的电源电压是多少? kΩ、10 μ s 似乎足以达到 VIH