[参考译文] TUSB8042A：关于上电、下电序列、时钟输入时序

Other Parts Discussed in Thread: TUSB8042A

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1061614/tusb8042a-about-power-up-down-sequence-clock-input-timing

TUSB8042Aの電源投入、クロック入力タイミング、パワーダウンシーケンスについて教えてください。μ A
我々の回路構成は、水晶発振器 CMOSを用いてXIの入力端子に入力するように構成されている。μ A (1.8V_4 μ A

【質問1】μ A

データシートに「図1 の電源投入タイミング要件」について質問があります。

GRSTzがコンデンサにGNDに接続されている場合、図1の「VDD→VDD33」のパワーアップシーケンスを満たす必要があります。

ただし、VDDとVDD33が安定した後にGRSTzがデサートされた場合、VDDとVDD33のパワーアップシーケンスを要求することなく、順不同で起動することは可能ですか？

(VDD→VDD33またはVDD33→VDDの順序)

[質問2 ]

VDDとVDD33が安定する前に、水晶発振器からXI端子にクロックを入力しても大丈夫ですか？

XI端末ですが、電源が供給されていない場合に入力を行うとラッチアップが発生しますか？

[質問3 ]

電源ダウンシーケンスについて教えてください。μ A

電源を切る場合、XI端子の水晶発振器を停止した後、VDDとVDD33の電源を切ることをお勧めしますか？