我们有一个用于新设计的电路板、但它在1G 时不通过 MII 环回。 某些消息通过 OK、但其他消息包含错误。 在错误消息中、我们观察到 RX 时钟从125MHz 增加到大约140MHz。 在正常消息中、RX 时钟保持在125MHz。 有什么想法可以导致这种情况？ 是否有任何关于如何解决的建议？
我们在使用 DP83867的早期设计板和具有 DP83869HM 的其他项目板上运行了环回软件。 在这两种情况下、回送工作正常、没有错误。
谢谢、
Ron
您好 Ron、
感谢您的备注。
4个 PHY 具有4个晶体、所有4个 PHY 的布局有些相同。 所有 PHY 是否都显示类似的行为？
如何控制所有设备的复位？ 您能否检查是否遵循以下时序。
您是否还可以检查电源是否满足以下要求
此致、
Sreenivasa
我们使用869的电路板布局如下、使用867的布局类似。 布局的唯一区别是 XI/XO 引脚(14/15与19/20) 位置。 在867上、布线长度短~75mil。
原理图如下。 它使用867。 使用869时不起作用、我们尝试了18pF 到33pF 范围内的电容器。 我们还移除了1Mohm 电阻器。 我们还尝试了不同的晶体、并在多个 PHY 上进行了测试。
我们配置了 CLK_OUT 并查看了输出。 当配置为输出25MHz 时，我们看不到该位移。 但是、当 CLK_OUT 配置为输出125MHz 时、我们确实会看到传输数据时的频率变化(MII 环回)。
同样、我们的去耦电容器在此布局上的位置不是最佳选择。 但是、在其中一个 PHY 上、我们已死区在非常靠近引脚的位置安装了额外的电容器。 当我们使用函数发生器替换晶体时、PHY 在使用或不使用附加电容器的情况下工作。 使用晶体时 、我们会收到大约40%的错误消息。 错误消息具有频移、正常消息没有频移。
感谢您的帮助和支持、帮助我们寻找根本原因、
Ron
您好、Sreenivasa、
感谢您的回答。 晶体和电容器位于顶部。 PHY 和1M 欧姆电阻位于底部。 请参阅以下3-D 图：
我不知道"移动晶体"是什么意思。 将其放置在1M 电阻器的位置会使晶体远离 PHY。 我不认为在 PHY 和电容器之间使用晶体会对我对电子产品的理解产生影响。 我缺少什么吗？
谢谢、
Ron
Sreenivasa、
我分享了几个'Scope 捕获、您可能会看到我缺少的内容。 这两个器件都使用 MII 环回。 由于我们需要如何探测如此小的器件、因此我们具有125MHz 的探头串扰。 以下是一条成功的消息：
以下是相同的设置、但在消息中有错误：
您好 Ron、
感谢你的答复。
FPGA 时钟频率
您能否在 clock_out 引脚上测量时钟频率。 频率在 精度和值方面应与晶体规格相匹配。
使用 IO_MUX_CFG 寄存器(地址= 0x170)、您可以对不同的频率进行编程。 您能检查频率吗？
您是否有机会将负载电容器移至靠近晶体的位置(使用1M 焊盘)并执行一些测试。
此致、
Sreenivasa
您好 Ron、
谢谢你。 在3D 中、我看到的矩形图片与所附图片中的正方形相对应。 任何想法。
此致、
Sreenivasa
