[参考译文] SN75DP159：SN75DP159

ROI

1.您为什么需要 HDMI_D[n]p_A 和 HDMI_D[n]n_A 之间的100欧姆端接？ 源是直流耦合还是交流耦合 HDMI？

2.是否绕过 DP159 DDC 并使用外部 DDC？ 当不使用 DP159 DDC 时、请将 SCL_SRC 和 SDA_SRC 拉至接地

这是 HDMI1.4还是2.0？ 您能否测量 TDP159时钟输出并能够看到有效的时钟频率？

谢谢
David

源极是 FPGA

2.我将 SCL_SRC 和 SDA_SRC 拉至接地-仍然不工作。

3. HDMI 2.0

ROI

ROI

是否绕过 DP159 DDC 并使用外部 DDC？

对于 HDMI2.0、您能读出 DP159寄存器吗？ 我们需要确保 将 TMDS_CLOCK 比率状态位设置为1。 我们还需要测量时钟输出频率等于 HDMI2.0数据速率/4。  

您能否切换 HPD_SNK 并查看是否可以输出视频？

谢谢

David

你好、David

下面是读取的寄存器：

const 结构 Reg_init_HDMI_tbl｛

  unsigned char Rer_Addr；

  unsigned char Rer_Val；

  unsigned char ReG_Mask；

｝Reg_init_HDMI[]=｛

 ｛0x09、0x06、0xCF｝、

 ｛0x0A、0xF6、0xFF｝、

 ｛0x0B、0x1A、0xFB｝、

 ｛0x0C、0x48、0xFF｝、

 ｛0x0D、0x01、0xFF｝、

 ｛0x0E、0x0F、0x0F｝、

 ｛0x10、0x81、0xBF｝、

 ｛0x11、0xAA、0xFF｝、

 ｛0x12、0x55、0xFF｝、

 ｛0x13、0x0A、0x0F｝、

 ｛0x14、0x00、0x0F｝、

 ｛0x15、0x00、0x07｝、

 ｛0x16、0x00、0xF7｝、

 ｛0x20、0x0A、0x0F｝

}；

我们还需要测量时钟输出频率等于 HDMI2.0数据速率/4。 －我明天会测量它。

我们要确保 将 TMDS_CLOCK 比率状态位设置为1 -我们将其更改为"1"、无视频。

是否绕过 DP159 DDC 并使用外部 DDC？ －我不理解你的意思。

ROI

ROI

如何读取  Reg_init_HDMI[]、第一列是寄存器地址、第二列是数据、第三列是掩码？  

您可以手动设置 TMDS_CLOCK 比率状态位、但该位应根据源设备和接收设备之间 DDC 总线的 DP159侦听自动设置。  

DP159对 DDC 事务使用时钟扩展。 由于存在无法正确执行此功能的源设备和接收设备、系统可能无法正常工作、因为 DDC 事务传输/接收不正确。 为了克服这一问题、可实现 snoop 配置、其中源极的 SDA/SCL 直接连接到 SDA/SCL 接收端。 DP159需要将其 SDA_SNK 和 SCL_SNK 引脚连接到此链路、以便 SNx5DP159配置 TMDS_CLOCK 比率状态位。 实施此配置时必须小心、因为源极和接收端之间的 DDC 电压电平可能不同、3.3V 与5V。在侦听配置中、SDA_SRC 和 SCL_SRC 需要接地。

谢谢

David  

你好

下面是我们配置重定时器的方法、请告诉我们错误的地方、 第一列是寄存器地址、第二列是数据、第三列是掩码。

此外、我们能否通过配置测试模式在显示器上看到视觉效果？

 const 结构 Reg_init_HDMI_tbl｛

  unsigned char Rer_Addr；

  unsigned char Rer_Val；

  unsigned char ReG_Mask；

｝Reg_init_HDMI[]=｛

 ｛0x09、0x06、0xCF｝、

 ｛0x0A、0x76、0xFF｝、

 ｛0x0B、0x1B、0xFB｝、

 ｛0x0C、0x00、0xFF｝、

 ｛0x0D、0x00、0xFF｝、

 ｛0x0E、0x00、0x0F｝、

 ｛0x10、0x00、0xBF｝、

 ｛0x11、0xAA、0xFF｝、

 ｛0x12、0x55、0xFF｝、

 ｛0x13、0x0A、0x0F｝、

 ｛0x14、0x00、0x0F｝、

 ｛0x15、0x00、0x07｝、

 ｛0x16、0x00、0xF7｝、

 ｛0x20、0x0A、0x0F｝、

 ｛0x0A、0x04、0x04｝//应用更改

}；

您好！

看起来正在对 DP159进行编程、因此 HPD_SNK 不会传递到 HPD_SRC、FPGA 是否会看到 HPD_SRC 为高电平？

如果您没有强制将 TMDS_CLK_Ratio_STATUS 设置为1、您是否看到 TMDS_CLK_Ratio_STATUS 自动设置为1？

时钟输出频率是多少？

谢谢

David

你好、David

我们没有在 FPGA 上使用 HPD
我们将检查 TMDS_CLK_Ratio、以确保它为1
FPGA 应输出148.5、即1/40

您好！

FPGA 如何知道已连接灌电流？

除了检查 FPGA 输出之外、还请检查 DP159时钟输出、并确保它也是148.5MHz。

谢谢

David

你好

我们忽略 FPGA 接收器、因为数据是从 FPGA 持续提供的。

ROI

ROI

对于 HDMI2.0、您需要确保 FPGA 关闭其输出、并且仅在 TMDS_CLK_Ratio_STATUS 位设置为1后启用输出。

谢谢

David  

你好

9.2功能方框图- 有源 DDC 块的功能是什么？

ROI

ROI

有源 DDC 块是 有源 DDC 中继器、因此   、如果 DDC 通过 DP159路由、它充当源 DDC 初级侧的次级侧、充当源 DDC 次级侧的初级侧。 它可以执行多种功能。  

1.在3.3V 和5V 之间进行电平转换

2.设置/清除 TMDS_CLK_Ratio_status 取决于源设备和接收设备之间的 DDC 通信。

在 SDA_SRC 和 SCL_SRC 上执行时钟扩展。 请注意、并非所有源都支持时钟扩展。 在这种情况下、您需要实施 DP159 DDC 侦听选项。

谢谢

David  

感谢您的快速响应。

我们是否需要通过 ISC 向监视器写入数据并更改寄存器来对其进行操作？

如果是、我们需要写入/读取哪个寄存器？

关于 snoop、对 HDMI2.0数据速率 Monito 的9.4.3 DDC 培训是唯一的描述？  (："源将写入从地址0xA8偏移量0x20位1、TMDS_CLOCK 比率_STATUS。 SNx5DP159会监测该写入以确定 TMDS 时钟比、从而相应地设置其自己的 TMDS_CLOCK 比率状态位。 如果写入1、则 TMDS 时钟为 TMDS 位周期的1/40。 如果写入0、则 TMDS 时钟为 TMDS 位周期的1/10。 除非将1写入地址0xA8偏移量0x20位1、否则 SNx5DP159始终默认为 TMDS 位周期的1/10。 ")

ROI

ROI

FPGA (源)需要首先验证显示器在 E-EDID 中是否具有有效的 HF-VSDB、其中 SCDC_Present 位= 1。

如果 SCDC_Present 位为0、FPGA 不应访问监控器 SCDC 寄存器。

如果 SCDC_Present 位为1、则 FPGA 通过 写入 HDMI2.0的从地址0xA8偏移量0x20位1、TMDS_CLOCK _Ratio_STATUS 来访问监控器 SCDC 寄存器。 您还需要写入偏移量0x20位0以启用 HDMI2.0扰频。 请注意、7位 I2C 地址0xA8为0x52。

另请注意、FPGA 需要先关闭其输出、写入 MDS_CLOCK _Ratio_STATUS 位、等待最小1米、最大100毫秒、然后打开其输出。  

谢谢

David

你好、David

很抱歉、我迟到了、我正在度假。

另请注意、FPGA 需要先关闭其输出、写入 MDS_CLOCK _Ratio_STATUS 位、等待最小1米、最大100毫秒、然后打开其输出。 首先、我们通过 MCU 配置寄存器、然后配置 FPGA。

我们在 addr 15h、bit 7 deskew_CMPLT 读取"0"。 可能是什么问题。

2.寄存器1A 的值与"0"不同

3.寄存器0F、PV_TIP [3：0]- Patternnt 未锁定 

4.从重定时器到显示器有测试模式？ 

ROI 

ROI

DP159具有校直电路、用于补偿输入对间偏移。 从 FPGA 发送 多少个 TMDS 流中的连续特殊符号？

寄存器0x1A 是 BERT 计数、它仅是测试模式。  

您是否有机会测量 DP159时钟输出频率？

谢谢
David

你好、David

1、重定时器没有时钟输出。

2.如何操作重定时器的测试模式？

ROI

ROI

如果您没有看到重定时器的时钟输出。  

1. 请确保 HPD_SNK 为高电平
2. 请确保时钟输出具有50欧姆至3.3V 的终端

有关测试图形生成、请参阅此应用手册 https://www.ti.com/lit/ug/sllu294/sllu294.pdf。 但是、您为什么关心测试图形的生成？ 您无需测试图形即可使 HDMI2.0正常工作。 您是否能够使 HDMI1.4正常工作？

谢谢
David  

你好，Davis

我是否也应该将50 Ω 电阻连接到 数据输出上的3.3V 终端？

ROI

ROI

大多数 HDMI 接收器已经具有内部50 Ω 端接至3.3V、因此无需外部端接。

但示波器通常不具有3.3V 的端接、因此在测量 HDMI 输出时、您需要确保示波器具有正确的端接。

谢谢

David  

您好！
 您的问题正在由相应的工程师审查。 由于新年假期、您的帖子可能会延迟回复。 给您带来的不便、我们深表歉意。

您好！

请勿同时安装 R24/R25和 R134/R135。 对于 DDC 侦听选项、我将保留 R24/R25未组装和 R134/R135已组装。  

获取 HDMI2.0视频和让 DP159输出 PRBS 模式是两个单独的问题。 我将重点介绍首先播放 HDMI2.0视频。  

如果您拉低 I2C_EN 引脚(引脚搭接模式)、HDMI_SEL 引脚低电平(HDMI 模式)、保持交换、TX_TERM_CTL、SLEW_CTL、PRE_SEL、 而 EQ_SEL 为"无连接"、您是否能够输出 HDMI2.0视频？

如果不是、并且读取 DP159寄存器0x0B (只读、不写)、是否看到位1、TMDS_CLOCK 比率状态设置为1？ 否则、FPGA 将无法正确处理 DDC 读取。  

如果您看到 TMDS_CLOCK 比率状态位设置为1、您能否测量 DP159时钟输出(外部50 Ω 端接至3.3V)以及您看到的频率是多少？

谢谢

David  

你好、David

如何为重定时器提供时钟？

ROI

ROI

时钟由 FPGA 在引脚11和12、IN_CLKP 和 IN_CLKN 上提供给重定时器。

谢谢

David

时钟频率的建议是什么？

ROI

时钟频率的建议是什么？

ROI