[参考译文] SN65DPHY440SS：有关 SN65DPHY440SSRHRR 的问题

您好！

DPHY440将在引脚搭接模式下工作、并且还将在 I2C 模式下使用默认的 I2C 寄存器值工作。

谢谢

David  

您好 David：

软件模式意味着它不需要 CPU 配置、并且在连接到 I2C，时可以使用、正确的是？

您好！

您可以使用外部上拉/下拉电阻器配置 DPHY440、无需 GPU 来配置 DPHY440。

谢谢

David  

你(们)好、David

我的客户 实际上使用外部上拉/下拉电阻器，配置了 DPHY440、但 存在 ESD 问题。 您能不能给出一些建议来检查这个问题

您好！

我不明白 DPHY440的上拉/下拉配置如何与 ESD 问题相关、您能详细说明吗？ 他们的设计中是否有 ESD 保护？

谢谢

David

你(们)好、David

使用 sn65dphy440ss 后、当 ESD 空气为6kV 时、屏幕将黑屏。 去除 sn65dphy440ss 后、ESD 空气8kV 正常

客户已采取接地措施、但效果不是很好

您好！

它们是否在 DPHY440输出端添加了 ESD 保护？

谢谢

David

尊敬的 David：

1.在 ESD 测试失败中引入环境物理接地措施；

2.将电源引脚和寄存器配置引脚添加到 ESD 器件测试故障中；

修改外部电阻配置寄存器以增强 TX，并添加上述措施以测试失败；

4、MIPI 和 ESD 器件尚未经过测试、但通常不建议添加。 TVS 的容量值将影响 HS 信号和眼图。

刚才、我的客户端说 I2C 默认配置(加上物理接地+ TVS)验证失败。 请支持分析。

您好！

ESD 保护是一种系统级设计、不仅限于 DPHY440。 他们如何将电路板连接到环境物理接地？ 他们能否分享自己的原理图和布局？

谢谢

David

尊敬的 David：

请检查，谢谢

e2e.ti.com/.../D0231_5F00_SUB_5F00_LCD_5F00_SCH_5F00_V1.0A_5F00_20210727_5F00_1058.sche2e.ti.com/.../D0231_5F00_SUB_5F00_LCD_5F00_PCB_5F00_V1_5F00_0A_5F00_20210726_2D00_1940_2D00_ref_2D00_s.pcbe2e.ti.com/.../D0231-ESD_C5883A67AA63BD655F00_20211026.doc

您好！

DPHY440看起来是一种嵌入式设计、在进行空气 ESD 测试时、它们是否完成了整个测试？  

它们在哪里应用空气 ESD 测试？

谢谢

David

尊敬的 David：

我的客户认为这不是由测试环境引起的。  在同一环境中，跳过 MIPI sndphy440时，ESD 测试正常。 因此、请帮助检查导致 此问题的其他因素。

现在、我的客户的项目测试 ESD 故障(接触和空气)、验证结果表明它与 sn65dphy440相关；

ESD 器件和物理接地测量值被添加到外围设备中、验证仍然失败、但移除此 IC 后、验证 ESD 通过；

您好！

ESD 器件和物理接地措施被添加到外围设备中、它们能分享它们所做的工作吗？ 我的期望 是、在适当的 ESD 保护到位后、ESD 将放电至接地、然后不会影响 DPHY440的运行。

谢谢

David

尊敬的 David：

之前的原理图 PCB 和接地测量值已发送给您。 请检查一下。 谢谢！

e2e.ti.com/.../4621.D0231-ESD_C5883A67AA63BD655F00_20211026.doc

e2e.ti.com/.../6558.D0231_5F00_SUB_5F00_LCD_5F00_PCB_5F00_V1_5F00_0A_5F00_20210726_2D00_1940_2D00_ref_2D00_s.pcb

e2e.ti.com/.../3527.D0231_5F00_SUB_5F00_LCD_5F00_SCH_5F00_V1.0A_5F00_20210727_5F00_1058.sch

现在验证结果如下：

1.在 ESD 测试失败中引入环境物理接地措施；

2.将电源引脚和寄存器配置引脚添加到 ESD 器件测试故障中；

修改外部电阻配置寄存器以增强 TX，并添加上述措施以测试、失败；

4. MIPI 和 ESD 器件尚未经过测试、移除 sn65phy IC、通过验证

5.根据您的 FAE 回复，使用 I2C 默认寄存器来验证失败；

6.尝试使用外部电容器复位后，不会显示该图，可以 显示使用原始外部 GPIO 端口控制进行复位；

请帮助您分析并回复上述信息、谢谢！

您好！

DPHY440不是 ESD 保护问题、因此看起来有 ESD 能量不是通过环境物理接地测量耗散的、会耦合到 DPHY440中并导致屏幕黑屏。 我不希望将 DPHY440置于引脚搭接或 I2C 模式会解决此问题。

为了通过 ESD 测试、他们必须改进其环境物理接地测量或使用外部 ESD 保护器件、但这不在 DPHY440设计范围内。

谢谢

David  

尊敬的 David：

现在使用 I2C 读取 sn65dphy440 IC 寄存器值。 ESD 前后的变化如下：

发现0x0D 寄存器的值发生了变化、其他寄存器的值保持不变。 您能 帮您分析吗？谢谢！！！

您好！

寄存器0x0D 报告 在通道0接口上检测到争用。 同样、他们需要改进系统 ESD 设计、以确保 DPHY440能够正常工作。

谢谢

David  

尊敬的 David：

静电问题已得到改善。 现在、在 sn65phy 之后、MIPI 眼图中测试了6个故障项。 请帮助分析和支持、

随附的是眼图测试报告、请检查。

e2e.ti.com/.../D0231_2D00_MIPI-_3C77FE5608FF_retimer-IC_2900_.pdf

您好！

故障的一部分是 验证 DUT 数据通道 HS 发送器的50MHz 至450MHz (VCMTX (LF))之间的交流共模信号电平变化是否低于允许的最大限制。 但 DPHY440中没有实际控制交流共模信号电平的控制。 您能否验证它们是否具有足够的散热焊盘焊料覆盖范围？

谢谢

David

David：您好

1、sn65phy 的散热焊盘可以很好地吃锡并进入主位置、如下图所示；

2.至于重定时器 IC 不控制交流共模电平的机制，如何增加机制，以及是否可以通过修改重定时器的默认寄存器值来改变它，

现在、寄存器的默认值显示在下图中。 请帮助分析并提供适当的方法或修改建议；

3、您能否根据上次提供的原理图和 PCB 布局进行仿真以查看仿真情况？

您好！

寄存器0x0E 位[5：4]控制 HS TX 电压 TX 摆幅电平

00–180mV
01–200mV  
1x–220mV  

位[1：0]控制 HS TX 预加重

00–1.5dB
01–0dB  
1x–2.5dB  

测试失败的是 50MHz 至450MHz 之间的交流共模信号电平变化、 这不能由 DPHY440控制。  

谢谢

David

David：您好

TI 是否有 DPHY440的演示板 EA 报告？ DPHY440本身是否能够满足规格要求？
什么可能影响导致故障的因素(VCMTX (LF))，如 DPHY440的电源/接地噪声？
我的客户使用 EMC 共模楔块检查每个对的设计、是否有任何特性需要注意共模楔块？

您好！

我们尚未对 DPHY440进行 MIPI 合规性测试、因此我们没有相应的合规性报告。

但是、他们是否看到当前实施中存在任何功能问题？

谢谢

David

David：您好

您是否意味着前端 MIPI CLK 的速率至少应达到450M？ 它是否不能由低于450M 的 snd65phy 控制？

您好！

DPHY 可支持最低100MHz 和最高750MHz。  

我的问题是

1.他们是否看到功能故障或仅仅是合规性故障？

2.对于合规性故障、测试失败的是 DPHY440不控制的交流共模电压。

谢谢
David  

David：您好

从当前现象来看、功能正常、图像可以正常显示、无异常；

对于第二点合规性失效、如何纠正或纠正的方向是什么？ 您能给我一些建议吗？

此外、请询问您是否可以通过电子邮件进行通信。 谢谢！！！

您好！

我接受您的友谊请求、我们可以使用私人信息进行沟通。

他们使用什么设备进行测试？ 它们是否具有用于 MIPI 合规性测试的端接板设置？

谢谢

David

David：您好

我们的测试设备是" Keysight MSOS804A 混合信号示波器"（8GHz 20GSA/s 10位 ADC）

一致性测试应用： D9020DPHC MIPI D-PHY 测试（版本：3.73.1.0）

CTS 版本：V1.0

您好！  

它们是否还连接了如下所示的有源终端板？

谢谢

David

David：您好

我的客户 没有测试板样片。 我们在测试点通过飞线(短卷线)对其进行了测试

我的客户的其他项目 也以这种方式进行测试。

David：您好

项目简介：桌面收银机双屏显示，CPU 是 MediaTek mt8365 (i350)。 由于主屏幕占用平台 MIPI 接口、辅助屏幕显示的实现方案是 CPU DPI (RGB 8位双边缘)到 DSI MIPI (转换 IC 使用位于主板侧的 Longtium lt9211_U5)。 但是、由于结构 ID 的限制、主板远离辅助屏幕接口(大约300mm)、因此将 ti sn65d440physs 添加到子屏幕面板以增强 RX EQ、调整 HS 数据/CLK 的风险和下降时序、 以便调整 MIPI 效应并提高传输距离。

备注：1电缆采用双绞线(170mm)、FPC 和 PCB 均具有100 Ω±10%的阻抗匹配：

由于 ESD 问题以前已经解决、现在采用了 I2C 模式。

遇到的问题：测试信号完整性 MIPI 眼图失败。 请在以下报告中帮助解释常见故障项目并提供修改建议。 相应的测试报告和规格将载于附件。 请检查。

我们的测试仪器使用 Keysight msos804a 混合信号示波器"(8 GHz 20gsa / s 10位 ADC)、d9020dphc MIPI d-phy 测试(版本：3.73.1.0)、CTS 版本：v1.0、继续 CLK

1）1.3。 11{ HS 数据 TX 20%-80%上升时间(TR)}，1.3. 12｛HS 数据 TX 80%- 20%下降时间(TF)｝报告错误失败。 我能否修改 ti-sn65dpy 的0x0B 寄存器来改进它？ 请参阅测试报告以提供寄存器修改值。

2）1.4。 9｛50-450MHz (VCMTX (LF))之间的 HS 时钟 TX 共电平变化｝，1.4。 4｛HS 时钟 TX 差分电压(VOD0脉冲)｝，1.4。 4｛HS 时钟 TX 差分电压(VOD1脉冲)｝，1.4。 5｛HS 时钟 TX 差分电压不匹配(脉冲)｝报告错误失败。 通过修改 ti-sn65phy 的0x0E 寄存器可以改进这四个方面吗？ 请参阅测试报告并提供寄存器修改值。

3）1.4。 11｛HS 时钟 TX 20%-80%上升时间(TR)｝，1.4。 12｛HS 时钟 TX 80%- 20%下降时间(TF)｝报告错误失败。 我能否修改 ti-sn65dpy 的0x0a 寄存器来改进它？ 请参阅测试报告并提供寄存器修改值。

4）1.5。 4｛数据到时钟偏移(tsk模 块(TX))(最大值、最小值)、1.5.4｛数据到时钟偏移(tsk模 块(TX))(平均值)｝。 这两者反映了什么？ 如果在调整 HS 数据/CLK 的速率后有任何改进、请参阅测试报告并提供修改建议。

请关注上述问题并及时提供反馈。 谢谢！

e2e.ti.com/.../5633.LT9211_5F00_Datasheet_5F00_R2.5.pdf

e2e.ti.com/.../MIPI-D_2D00_PHY-Device-1_5F00_Report_5F00_2021_2D00_12_2D00_16_5F00_1126_6F8FF64EEE4F3965B1824F5C2B00BF7E5F670553DC94947B_.pdf

您好！

当您执行测试并从未终止 LP 状态切换到终止 HS 状态时、您需要确保正确设置终止。 我之前的回答中的问题是、在运行合规性测试时、您是否正确设置了有源端接板？ 您可以参考端接板的此链接 、https://www.iol.unh.edu/solutions/test-tools/mipi。

谢谢

David  

尊敬的 David：

我的客户端 按照示波器 mipi 协议上的连接说明连接探针和信号。
通道1：TDP0
通道3：TDN0
通道2：CLKP
通道4：CLKN
关于您提到的 mipi DPHY 测试装置，我们没有它。 我的客户使用一根短的搪瓷线直接焊接到测试点(如上一封电子邮件中的图片所示)。 以前的项目也以这种方式进行测试。

 12月20日也有一项请求。 我希望大家能作出回应，提出一些意见。 谢谢！！！

您好！

对于 MIPI、它们需要在  LP 和 HS 模式的开/ 100 Ω 接收器终端之间切换。 他们如何通过电流测量方法实现这一点？  

对于12/20上发送的问题、他们需要确保测试设置正确、否则结果无效。

谢谢

David  

尊敬的 David：

下图显示了左侧 XC (使用 DPHY440)提供的测量失败项目与右侧公司的其他 EA PASS 项目之间的比较。 XC 的波形图显然已变形 Pls 检查它、谢谢

您好！
 您的问题正在由相应的工程师审查。 由于美国假日、您的帖子可能会延迟回复。 给您带来的不便、我们深表歉意。