Other Parts Discussed in Thread: DP83867IS
大家好
如果我们问 DP83867IS、您会介意吗?
这一问题与以下论坛有关;
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1042203/dp83867ir-during-latch-in-of-hardware-configuration-pins
我们的客户将 DP83867IS 与 SGMII 搭配使用。 PHY 地址设置 条件如下;
-0x0d
RX_D0:模式2
RX_D2:模式4
作为客户的问题、phy 每隔几百次就会意外识别一次 MODE1设置。
因此 ,地址为0x0c (RX_D0:MODE1, RX_D2:Mode4)。
我们确认如下:
RX_D0 (和 D1)引脚电压范围:0.140×VDDIO~0.191×VDDIO。
(如果出现故障、客户没有每次检查电压。 所以、我们必须再次检查它。)
-必须添加虚拟绑带以为 SGMII 差分对提供平衡负载。
-它们使用复位序列进行设置。
我们检查了 t2=120ns 期间的引脚电压保持不变。

RBIAS 电阻为11k Ω±1%。
-他们检查了 MODE1、MODE3和 MODE4中的相同内容。 但是、它仅发生模式2。
因此、我们了解自举设置仅取决于电压电平和顺序。
此外、我们认识到、我们必须仔细确认引脚电压。
如果您对此有一些建议、您能告诉我们吗?(例如、对于 mode2、阈值电平、、、、)
(我们还在网上确认 DP83867IS 的任何勘误表。)
此致、
大田松本


