• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 62 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB913Q-Q1：使用串行器/解串器传输 GPIO 数据

admin
Guru**** 1138100 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1048770/ds90ub913q-q1-using-serdes-for-transferring-gpio-data

器件型号：DS90UB913Q-Q1

您好！

是否可以使用 SerDes 仅通过车辆中的同轴电缆/STP 电缆发送并行 GPIO (例如7位数据)？

由于我不发送视频、是否可以消除 HSYN/VSYNC 信号？ 还是对于协议而言是强制性的？


另一个限制是7个 GPIO 中的3个在它们之间不得有延迟。 或列表中的恒定延迟。


谢谢。
 

  • 0
    TI__Guru**** 1138100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ziv、

    913Q、913A 或933可用于此类应用、只要它们与914Q、914A 或934等并行输出解串器配对即可。 请记住、仅913A/933和914A/934支持同轴电缆。  

    无需提供 HS/VS 信号、但串行器必须应用 PCLK。 并行 DIN 信号在 PCLK 的上升沿或下降沿根据寄存器选择进行采样。 在解串器侧、信号将与 PCLK 一起重新生成、并且信号之间的延迟/偏斜应最小(与解串器侧输出的建立/保持时间相关)。 如果使用较高的 PCLK、则输出信号之间的偏斜将最小  

    此致、

    Casey