[参考译文] DP83822I：PHY 上电时序和复位引脚时序

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DP83822I

大家好、团队、

根据下面的 PHY 数据表、加电时序

查询-：

1.在 t1之前 RESET_N 引脚变为高电平是否正常？

2. 在 VAVD/CT 变为高电平之前 RESET_N 引脚变为高电平是否正常？

谢谢、Regads、

Ramdas

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ramdas：

要回答您的问题、可以在 T1之前(因此在 VAVD 之前)将 RESET_N 引脚拉至高电平。这并不意味着 PHY 已准备好立即运行(它仍然必须通过 POR)。

此致、
Gerome

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Gerome San、您好！

感谢您的反馈。

我知道 T1是 VDDIO 和 VAVD 电源斜坡时间、最大值为100ms

此外、T3 - 硬件配置加电锁存时间是典型值。 RESET_N 之后200ms

因此、上电后访问 PHY 的总最长时间为300ms/

我的理解是否正确？

谢谢、此致、

Ramdas

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Ramdas-San、

最坏的情况是、从上电开始将为400ms (VDDIO 斜坡开始到 AVD 斜坡开始最晚为100ms、到 T2在100ms 至200ms 之后完成 AVD 斜坡)。

此致、

Gerome

接口（参考译文帖）(Read Only)