[参考译文] DP83867IS：DP83867 MDC 下拉电阻范围/MDC 时钟波形

您好、Louis、

数据表未明确说明 MDC 的内部下拉电阻值。 下面是8.5编程部分的屏幕截图。 它表示自举引脚的内部下拉电阻为9kOhm。 MDC 不是自举引脚、但在这种情况下它确实共享相同的内部 PD 值。

波形中的下降看起来很奇怪。 您共享的屏幕截图看起来不错、但请使用所有其他引脚验证这一点、并确保它符合第7.5节"电气特性"中的 VIH/VIL 规格

此致、

Alvaro

感谢 Alvaro 的回复。

MDC 波形的下降是因为我在 MDC/MDIO 接口上使用 TI TXS0102接口器件。

TXS0102具有10k Ω 的内部上拉电阻、而 DP83867具有内部下拉电阻(根据您的更新、为9k Ω+/-25%)

假设分压器为10kohm 和9kohm、MDC 上的稳态值应为1.56V。 但是、我们观察到2.3V 的稳态值、这使我怀疑 DP83867 MDC 引脚上的内部下拉电阻不是9k Ω、而是20k Ω 范围内的值。

• 您能否根据此观察结果与工程团队交叉检查此内部下拉值？

关于检查 其他引脚的 VIH 和 VIL 值、我已经检查了 MDIO 的波形、波形是干净的(无下降波形)。 我的理解是 MDIO 不存在下降波形 、因为 DP83867MDIO 引脚上没有内部下拉电阻。

• 对于 MDC 波形、上升沿 (用于对 MDIO 数据进行采样)是干净的。 MDC 下降沿上的压降是否会导致任何问题(即使压降低于1.7V 的 VIH)？ 我认为 MDC 的下降沿不用于对任何数据进行采样、因此压降不应成为问题？

您好、Louis、

MDC PD 电阻已交叉检查并确认为9k 欧姆。

线路应由 MCU 驱动、在本例中为 TXS0102电平转换器。   

我认为问题不在于 PHY、而是在于电平转换器。

MCU -> TXS0102 -> MDC 线路 -> PHY

此致、

-Alvaro

好的、Alvaro。 感谢您确认下拉电阻器值  

• 对于 MDC 波形、上升沿 (用于对 MDIO 数据进行采样)是干净的。 MDC 下降沿上的压降是否会导致任何问题(即使压降低于1.7V 的 VIH)？
• 我认为 MDC 的下降沿不用于对任何数据进行采样、因此压降不应成为问题？

感谢 Alvaro 的更新。

最后一个问题是：

•  DP83867IS 数据表第7.5节中的 VIH 规格是否适用于 MDC 波形的下降沿？

我认为 MDC 的下降沿不用于对任何数据进行采样、因此压降不应成为问题？

能否与工程团队一起检查这一点？

谢谢

路易