[参考译文] SN65DSI84：电路原理图回顾和 REFCLK 引脚的一些问题

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN65DSI84

LVDS 时钟可由 DSI 通道 A 时钟或外部参考时钟源提供。

所选面板的 LVDS 频率如下、

我们使用 I2C 接口选择参考时钟源、并使用4.7k Ω 下拉电阻器端接至 GND。 REFCLK 引脚是否会参考我们的面板 LVDS 时钟71.2MHz？

此外、如果我们使用外部 OSC 38.4MHz、我们是否需要注意任何事项？

原理图如下所示、请帮助检查。

非常感谢。

0 admin 3 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、JOD、

您可以使用您指出的内部 DSI 时钟或外部参考时钟来生成 LVDS 时钟。

对于在 REFCLK 引脚上使用4.7k Ω 下拉电阻器的情况、应使用内部 DSI 时钟。您可以使用 DSI 调谐器工具和此视频 https://training.ti.com/configuring-sn65dsi8x-single-channel-dsi-dual-link-lvds-operation 计算建议的 DSI 时钟频率。

如果您使用外部 OSC 38.4MHz、则应将参考时钟源放置在尽可能靠近源的位置、并在源附近串联一个电阻器以降低 EMI、并使用 DSI 调谐器工具根据您选择的 OSC 频率选择正确的配置。

谢谢、

扎赫

接口（参考译文帖）(Read Only)