This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1021634/dp83822i-mdi-voltage-levels
MDI 端口(引脚9-12)上没有检测到链路丢失的相关电压电平是多少？
您好、Guenter、
PAM3信号丢失会导致链路丢失。
谢谢、
卢卡斯
此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。
您能否就以下详细信息提供反馈、以获得清晰的理解。
假设 PAM3信号物理存在 PHY DP83822的输入端口(引脚9/10和11/12)。
引脚9/10 (或11/12)之间的最小可接受差分输入电压是多少、以便仍然检测到 PAM3并且不会发生链路损耗？
引脚9/10的最大共模输入电压是多少以 GND (或 AVD)为基准、这样信号检测就不会受到干扰？
两者的峰值是多少？
与频率相关的共模限制是多少(例如10MHz、100MHz、1GHz、…μ s 下的限制)？
谢谢！
遗憾的是、我们没有该容差数据、因为 IEEE 标准不要求该数据。 但是、我们已确认使用符合 IEEE 标准的器件为150 m 电缆维持链路。
一段时间后、我没有听到您的反馈、因此我将关闭此主题。 如果您有其他问题、请打开新主题。
