[参考译文] SN65DSI86：检查 SN65DSI86的 eDP 阻抗

您好！

1、90欧姆+/- 10%差分阻抗正常。

2. EDP 对内偏斜< 5mil  

您在哪里得到了 eDP 的线对间偏移和 AUX 要求的线对内偏移？ 我会将偏斜保持在尽可能低的水平。

谢谢

David   

你(们)好、David

感谢您的回答。 我将检查从何处获取规格。

您能否提供以下规格：

a. eDP 通道间匹配

b. eDP_AUX 通道内匹配(P&N)

谢谢

您好！

a：eDP 通道间匹配-> DisplayPort 规范允许最大2UI、但我会将线对间偏差保持在尽可能低的水平。

b. eDP_AUX 通道内匹配(P&N)->我建议使用5mil

谢谢

David

你(们)好、David

1.您是指 UI：单位间隔吗？

2.您能不能直接提供 eDP 通道间匹配的规格 ？

谢谢

您好！

正确、UI 是单位间隔。  

例如、 高比特率 (2.7Gbps/通道)的 UI 为370ps (标称值)、因此2UI = 740ps。

假设传播延迟为180PS/英寸、距离为740/180 = 4in。 但传播延迟取决于 PCB 材料、布线(带状线或微带)等 因此、该规格定义了 UI 而不是实际布线长度的偏差。

谢谢

David

你(们)好、David

感谢您的解释。

我 理解线对间偏斜应尽可能低。

但是、我们仍然需要线对间布局指南的参考值、您能否获取该值？

我将 eDP 信道间匹配设置 为小于20mil、对吧？

谢谢

您好！

只要 eDP 面板符合 DP 规格、我就不会将其视为问题。

谢谢

David

你(们)好、David

我有另一个问题。

我看到数据表中的说明：  

SN65DSI86和 eDP 插座之间在 FR4上的最大布线长度为4英寸
HBR (2.7Gbps)或 HBR2 (5.4Gbps)小于或等于2英寸的速率。

我们的设计在 eDP 上有转接驱动器、这是否意味着从 SN65DSI86到转接驱动器的 HBR2的布线长度小于2英寸？

谢谢

您好！

它取决于转接驱动器 RX 均衡器功能和转接驱动器的放置。 但由于您使用的是转接驱动器、因此迹线不小于2in。

谢谢

David

你(们)好、David

如果我们不使用转接驱动器

   对于 SN65DSI86和 DP 连接器之间的 HBR2、eDP 布线长度"小于或等于"到2英寸。 我是对的吗？

如果我们使用转接驱动器

     对于 SN65DSI86和转接驱动器之间的 HBR2、eDP 布线长度"大"超过2英寸。 我是对的吗？

谢谢

你(们)好、David

为了避免误解、我上传图片。 请帮助您检查它。

谢谢

你(们)好、David

请使用方框图。 请帮助您检查它。

非常感谢

您好！

如果我们不使用转接驱动器

     对于 SN65DSI86和 DP 连接器之间的 HBR2、eDP 布线长度"小于或等于"到2英寸。 我是对的吗？ ->正确

如果我们使用转接驱动器

     对于 SN65DSI86和转接驱动器之间的 HBR2、eDP 布线长度"大"超过2英寸。 我是对的吗？ ->正确、eDP 布线长度取决于转接驱动器 RX 均衡器功能  

如果您使用的是 HD3SS214和转接驱动器、则总布线长度可超过2英寸。 但 HD3SS214会引入一定数量的插入损耗、因此转接驱动器 RX 均衡器需要补偿布线长度的损耗和 HD3SS214的损耗。

4.如果您在没有转接驱动器的情况下使用 HD3SS214、则由于 HD3SS214具有一定的损耗量、布线长度需要小于2英寸。

谢谢

David  

你(们)好、David

感谢您的大力支持。

您能否提供 电容规格？

我们能否遵循行业规格75nF~265nF？

谢谢

你(们)好、David

您对此有什么实验吗？

我们是否设置 A=0.22uF、B=0.22uF、让 DP 信号交流耦合 大约0.1uF 以满足行业规格(75nF~265nF)？

CPU 和 HD3SS214IZQER 之间的布线长度为6300mil

HD3SS214IZQER 和转接驱动器之间的布线长度为400mil。

再次感谢您的检查。