This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1018305/sn65dsi84-sn65dsi84zxhr-oscillator-selection-for-my-display
下面是我与 SN65DSI84ZXHR 一起使用的显示规格。 我使用的是65MHz 晶体。 这是否可以使用、还是应该使用较高或较低的值？
您好！
为什么要使用外部振荡器而不是 DSI 时钟？
您可以使用 REFCLK_MULTIER 根据 LVDS 输出时钟定义振荡器时钟频率
REFCLK_MULTIER 当 CSR 0x0A.0 =‘0’时，该域控制用于从输入 REFCLK 生成 LVDS 输出时钟的乘法器。 当 CSR 0x0A.0 =‘1’时，该字段必须编程为00。
00–LVDS 时钟=源时钟(默认)
01–乘以2
10–乘以3
11–乘以4
LVDS 时钟=像素时钟*(1+%Blanking)= 144 *(1+0.2)= 172.8MHz。 对于乘以3、振荡器频率为57.6MHz。
谢谢
David
感谢您的反馈。 我在 SN65DSI84ZXHR 的 REFCLK 端口上使用65MHz。 我需要要求 REFCLK 振荡器应该根据显示面板规格的 DCLK 频率来定、或者只是芯片在 DSI 至 MIPI 转换时需要它？
振荡器频率乘以 REFCLK_MULTIER (CSR 0x0B.1：0)中的因子、以生成 LVDS 输出时钟(DCLK)。
这是计算值。 我可以在 REFCLK 上使用65MHz 的外部振荡器吗？ 您的建议是什么？
否、65MHz 乘以3是195MHz 除以1.02=191MHz、除以2=95.59MHz、超出 DCLK 最大频率范围。
大家好、David、谢谢您的意见。 能否选择低于57.6MHz 的频率值？
DCLK 频率范围内的任何值？
最低为60MHz 时，我们可以向后工作，60*2*1.02/3=最低40.8MHz 的晶振频率。
最大值为90MHz、90*2*1.02/3 =最大值为61.2MHz 的晶振频率
因此、您应该在 这个范围内选择一个晶振频率。
