This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP401:TFP401 ODCK 和数据相位确认

Guru**** 2391135 points
Other Parts Discussed in Thread: TFP401

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1015008/tfp401-tfp401-odck-and-data-phase-confirm

器件型号:TFP401

尊敬的专家:

美好的一天!

我们的客户将 TFP401连接到 FPGA,他们希望确认 FPGA 的 ODCK 和数据时序,即 ODCK 之前的数据,客户需要计算数据保持时间以使 ODCK 与数据保持同步。

对于数据表、图5和图6,客户无法确保 ODCK 和数据之间的相位差,您能否提供更多详细信息:

https://www.ti.com/lit/ds/symlink/tfp401.pdf?ts=1625194326789&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTFP401%253FkeyMatch%253DTFP401%2526tisearch%253Dsearch-everything%2526usecase%253DGPN

BR、

Leon.Liu  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Leon

    他们为什么需要了解相位差? 它们需要确保满足数据表中列出的 ODCK 和数据的设置/保持时序。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我需要计算的input μ s 延迟,需要知道odck和data之间的相位关系。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    TFP401的输入时钟由锁相环(PLL)进行调节、以消除时钟的高频抖动。 PLL 还提供四个不同相位的10×时钟输出、以定位和同步 TMDS 数据流(4×过采样)。

    因此、数据输出始终 与输出数据时钟的上升沿或下降沿同步、ODCK 取决于 ODCK_INV 设置。

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、  David

    感谢您的回复。

    请参阅下图

     

    详细信息请查看以下客户说明

    BR、

    Leon.Liu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Leon,Tco和Tout,是2个重要的参数,data是通过ODCK来同步输出的话,经过一级寄存器,会有一个Tco和Tout的延时,就如上图所示。谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请参阅我之前的响应、 数据输出始终 与输出数据时钟的上升沿或下降沿同步。 因此、您需要检查的唯一时序是输出上的设置和保持时间。

    谢谢

    David