[参考译文] LMH0050：PLL 不能锁定并且 SMB 中的部件标识不正确

你好、Zach、

我一直在思考这个问题。 我想只要您具有+/-500ppm 的正确时钟速率、我们就应该能够锁定。 我假设情况是这样。 唯一需要注意的是、保留引脚、DNC、DVB-ASI、环路滤波器电容连接或器件周围的其他一些引脚可能未正确偏置。 很抱歉、这些是我想到的、我无法直接指出这里的问题。

此致、Nasser

对此进行了更新。  我继续检查一下、如果我禁用寄存器0x27中的 FIFO 错误、PLL 会锁定、尽管我在输出上仍然没有任何移动。

您好、Zack、

请确认您正在使用500ppm 以内的发送时钟。  

此外、您还在使用常规颜色条模式？

此外、您是否使用示例 FPGA 代码来初始化器件？ 如果您能让我们了解整个方框图、那将会更好。

此致、Nasser

我正在使用50ppm 以内的发送时钟。

我仅使用您的示例 RTL 为 IC 提供数据和时钟。

我已经尝试了多种测试模式、每种模式都是从我自己的 IP 生成的。

SMB 总线由标准 Xilinx IIC IP 控制。

我使用逻辑分析仪探测 LOCKn、发现 PLL 可以锁定几千个周期、但随后会随机失去锁定。  我无法识别它相对于传入视频数据获取或失去锁定的任何模式。

您好、Zack、

示例我认为 Xilinx IP 也会生成色条图形-在器件初始化后。 您可能希望让示例 IP 执行初始化和模式生成-看看我们是否可以保持锁定。

有两个原因不能保持 CDR 锁定：传入数据或参考时钟上的抖动太大。 最好将参考时钟或 LVDS 数据放置在无限持久性范围上、以查看是否存在会导致器件失锁的高抖动。

此致、Nasser