[参考译文] SN65DSI86：尝试为 MIPI 双 DSI 接口2@1920x1080定义 CSR 寄存器设置

admin

Other Parts Discussed in Thread: SN65DSI86

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1028581/sn65dsi86-trying-to-define-csr-register-settings-for-mipi-dual-dsi-interface-2-1920x1080

器件型号：SN65DSI86

编号：CS0645092
联系人：William Twinting
名字：William
姓：Twinting
简短描述：尝试为 MIPI 双 DSI 接口2@1920x1080定义 CSR 寄存器设置
电子邮件： william.twinting@collins.com
公司：Collins Aerospace
公司电话：
语言：英语
状态：打开
提供案例详情或评论：

您好！

我正在使用随附的 DSI 调谐器工具来为双左-右 MIPI-DSI 输入1920x1080有源流提供 SN65DSI86的 CSR 寄存器设置、从而产生3840x1080有源4通道 HBR 显示端口输出。

显示端口时序应符合以下规格：

显示分辨率3840x1080、显示频率60Hz、像素深度 RGB888、像素时钟297、000、000Hz

水平总计4400、水平活动3840、水平前沿176、水平同步宽度88、水平后沿296

垂直总计1125、垂直活动1080、垂直前沿4、垂直同步宽度5、垂直后沿36

该工具在其"Display Port Input (显示端口输入)"选项卡上接受此分辨率(应该是"Display Port Output (显示端口输出)"？)、但"DSI Inputs"选项卡需要与"two-as -as fast"显示端口输出相同的水平消隐计数。

我期望两个 DSI 输入的水平输入消隐计数 hs、HBP、HVP (mipi_clk = DP_pix_clk/2 速率148.5Mhz)是水平显示端口输出水平消隐计数(DP_pix_clk 速率297.0Mhz)的一半大小因此、两个输入和单个输出具有完全相同的水平时序。该工具不允许在不产生错误(红色 X)的情况下输入此等效值、但它同意 DSI 输入的水平活动计数为 DP 输出的1/2。我不理解这一点。

我已附上可能导入到 TI 工具中的".DSI"数据源(请在使用之前删除.txt 文件扩展名)。数据表未提供双 DSI 输入示例。此外、请注意、上述 H 正面和背面数据已在该文件的数据中取平均值、因为它们溢出了分配给它们的单个字节计数。这也使我对双 DSI 输入情况下该工具的用法或计算提出了疑问。

此致、

Bille2e.ti.com/.../SN65DSI186_5F00_Data_5F00_bt_5F00_LR_5F00_HP_5F00_081721.dsi.txt

4 年多前