This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83TD510E:RGMII 时序和 TX 时钟延迟插入

Guru**** 2551110 points
Other Parts Discussed in Thread: DP83TD510E

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1027252/dp83td510e-rgmii-timing-and-the-tx-clock-delay-insertion

器件型号:DP83TD510E

你好!  

我们将从 MAC 向 PHY 运行 RGMII、10Mbps 模式。

我希望 DP83TD510E  PHY 在输入 TX 时钟(TXC)上插入延迟。

问题1. 我可以看到我们在何处启用延迟插入:  

我发现描述文本消歧。 在我看来、文本"1b = RGMII TX 时钟和数据被移位"可以通过两种方式解释:   

当 TX 时钟到达 PHY 时、发送器或 PCB 已经延迟了 TX 时钟。  

TX 时钟由 PHY 延迟。

那么、我们写入"1"还是"0"来在 PHY 中启用 TXC 延迟?  

问题2.  

如果我们启用 TXC 延迟、会添加多少延迟? 如果可配置、它是哪个寄存器?

问题3.  

在 DP83TD510E 数据表中、对于10M RGMII 输入、它显示 Tskr=从[-4至4] ns。  

这些数字是否假定 PHY 在 TX 时钟上没有插入延迟? 换言之、如果 PHY 设置为插入2ns 延迟、则 TskrR 会增加到[-2至6]ns?

由于数据表中的任何图中都没有显示 TskrR、因此我将对 TskrR 的理解建立在 RGMII 2.0规范的基础上。

(在我看来、我们应该追求一个正最小 Tskr、这样接收到的 TXC 总是在 数据生效后到达... 这可以通过增加 TX 时钟的延迟来实现。。。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Steffen、

    1.要启用 TX 时钟延迟、请向寄存器0x17的位11写入1。

    2.启用 TX 时钟延迟后,增加4ns 延迟。

    这是指可以添加到 TX 时钟的4ns 延迟。 添加延迟后、这些数字不会改变。

    谢谢、

    卢卡斯

    此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供,并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复。 这很有帮助。

    关于问题3:

    我可能一直误解了 TskrR。  

    因此 、TskrR 不描述 PHY 中引入的最小/最大偏差、而是要求传入时钟/数据之间的最小/最大偏差?

    Steffen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Steffen、

    该 Tk串 延迟值不是必需的、而是可以添加到 TX_CLK 的延迟量。

    谢谢、

    卢卡斯

    此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供,并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。