[参考译文] DP83640：具有电阻器 N/W 连接的 AFBR-5803AZ- 100FX 光纤接口

尊敬的 Anees：

光纤端接电阻器可用于将两种不同类型的信令转换为 LVCMOS。 这些视应用而定、取决于光纤收发器。 如果您知道光纤收发器使用的信令、则可以适当地选择光纤终端电阻器。  

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好、Nikhil、

感谢您提供详细信息。

另请确认以下内容。

• 根据 DP83869的数据表，此 SOP 和 SIP 引脚为 LVDS，并添加01f 去耦电容。 未提及在 PHY 芯片侧添加任何其他匹配电阻器。  请参阅以下 图片-1
• 在光纤收发器侧、提到添加终端信号。 请参阅下图 2。 光纤侧没有提到信号类型，但给出了信号电平(它在 LVDS 范围内)。 光纤模块 Vcc 为3.3V。 下面还给出了光纤模块数据输入电气。

因此、我们可以移除 PHY 侧的端接电阻器、并保持光纤侧提到的端接。 请确认。  

此致

Anees PK

您好、Nikhil、

为德利斯准备的泰纳克。

因此，我将移除 PHY 侧的端接并保持串联电容器(根据数据表0.1uF)。 但将 端接保持在 SFP 侧(AFBR-5803AZ- 100FX 模块)。

此致

Anees PK  

您好、Nikhil、

使用 AM335x 控制器时、原型板无响应。

请在以下方面提供帮助：

• 如何确保 PHY 芯片通过 到电阻器引脚搭接方法配置 FX100模式。
• 确保正确加载或不加载自举配置的任何选项。
• 目前 PHY 芯片未通过光纤模块接收任何数据。 但 Linux 可以从 PHY 芯片读取 MAC 地址。
• PHY 电源- 3.3V、2.5V 和1.1V。 不使用1.8V 电源。

此外、请交叉检查 Fo-100X 的自举电阻器配置  

• 本设计中使用的自举电阻器阀是用于 RGMII-100FX 模式选择和 FO 禁用自动协商和 LED 选择的2.49K 电阻器。
• 对于 RGMII 至100FX 模式，我使用了以下设置(SD Selection 和 Disable Auto Negition)。
• 但100FX 部分未指定自协商配置。 这会产生问题吗？  

我的自举 配置如下所示  

• 禁用光纤 SD 和自动协商。
• RGMII - 100FX
• PHY 地址1010。
• LED_2 (IC 引脚45)。 在设计中保持打开。
• LED、我使用了220E 电阻器、但在数据表中提到470、这将影响自举电阻器。   

因此、还请共享调试选项、以了解 PHY 到 AM33XX 控制器接口侧到 AFBR-5803AZ- 100FX 模块侧之间的问题。

此致

Anees PK。     

尊敬的 Anees：

在 PHY 和控制器以及 PHY 和光纤模块之间进行调试之前、我们要确保将器件设置为正确的工作模式。 您是否能够读取以下寄存器并确认 OP_MODE 和设置？

• 0x0
• 0x1.
• 0x10
• 0x11
• 0x6E
• 0x6f
• 0x1DF

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好、Nikhil、

感谢您的回复。  

在 Linux uBoot 中   、我们已在复位 PHY 芯片后通过 MDC/MDIO 线路将 BMCR (地址- 0x00)寄存器设置为0x0100和0x2000。 才能读取电阻器。

我们从寄存器获得了以下值。

• 0x0 - 0X2100
• 0x1 - 0x6149
• 0x10 - 0X5408
• 0x11 -0xa802
• 0x6E- 0xcea
• 0x6f-0xcea.
• 0x1DF-0xcea.

 在 PWR 正常运行期间、我们  在微控制器的 PHY 复位引脚上提供了一个300ms 低电平脉冲。  

MDC 频率为500kHz。

我已验证自举电阻器值和电阻器是否从3.3VDC 电源上拉。  

请检查读数并共享选项以验证自举设置或需要在电路板上交叉检查哪个部分。  

此致

Anees PK。

尊敬的 Anees：

0x6E、0x6f、0x1DF 的寄存器值可能不正确。 您能否确认您正在对数据表中第9.4.9节中描述的扩展寄存器(高于0x1F 的任何寄存器)使用扩展寄存器访问方法？ 此外、您能否为寄存器0xC00和0xC01提供寄存器值？

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好、Nikhil、

感谢您的快速重播。  请找到请求的寄存器值  

• 0x0 - 0X2100
• 0x1 - 0x6149
• 0x10 - 0X5408
• 0x11 -0xa802
• 0x6E：0x4a6
• 0x6f： 0x0
• 0x1DF：  0x42
• 0xC00：0x2100
• 0xC01： 0x6149

该寄存器 0x1DF：  0x42、因此它配置为 Fibre 100FX、请交叉检查值并共享您的注释。

此致

Anees PK

。

尊敬的 Anees：

根据寄存器的值、器件似乎已正确设置为 RGMII 至100Base-FX 模式。 让我们尝试收集有关自动协商的更多信息。 以下寄存器的值是多少：

• 0xC04
• 0xC05

重置 PHY 是否有用？ 尝试发出软件复位(写入寄存器0x1F = 0x4000)或硬件复位(写入寄存器0x1F = 0x8000)以重新启动 PHY、从而重新启动自动协商。

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

你(们)好，Nikhil

感谢您的快速重播。  请找到请求的寄存器值。

请找到以下寄存器的值。 硬件 复位后读取读数。

• 0xC04 - 0x20
• 0xC05 - 0x00

请确认我们需要应用一次硬件复位(通过处理器的复位引脚)，然后应用 Rese (写入寄存器0x1F = 0x8000)并检查 其工作情况。

另请检查 GTX_CLK/TX_CLK、RX_CLK 的波形。 和 硬件复位+、  

请查看波形并 确认是否 需要调整"MAC_Impedance _CTRL"位(我们在信号线路中增加了一个额外的22E 电阻器)

TX CLK 信号-

RX_CLK 信号

外部复位+在为电路板加电后-

此致

Anees PK。

尊敬的 Anees：

我们将研究您的问题、并将在下周初之前提供反馈。

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

尊敬的 Anees：

我们有一个带光纤接口的 TI 设计 TIDA-00928和 TIDA-0049。

您能否检查所使用的终端是否与 这些设计相似。

是否可以在私下聊天中分享原理图以进行审查。

此致、

Sreenivasa

尊敬的 Anees：

请注意一个排印错误。

我们有一个带光纤接口的 TI 设计 TIDA-00928和 TIDA-00496。

您能否检查所使用的终端是否与 这些设计相似。

是否可以在私下聊天中分享原理图以进行审查。

此致、

Sreenivasa

尊敬的 Anees：

使用的收发器与 TIDA-00928类似。

请 在您的旁边快速查看、我也会查看。

此致、

Sreenivasa

您好、先生、

好的、我将根据原理图更改端接、并更新相同的端接。

此外、请检查 PHY 侧的以下各项并进行确认。

• 光纤接口信号是 PHY 端的 LVDS (SOP/SON 和 SIN/SIP)。 而 是 PECL 中的光纤端。 Asper 仅在光纤侧需要数据表中提到的端接电阻器。  
• 光纤模块的信号检测引脚也是 PECL。

此致

Anees PK。

您好 Anees、  

感谢您的告知。

我们针对 TIDA-00496上的 DP8340执行了类似的操作、可供您参考。  

此致、

Sreenivasa

您好、先生、  

我已经使用 TI 开发板测试了中提到的相同配置。(根据设计、光纤模块 RX 侧不需要端接)

它不工作。 在检查 RX 信号时、无论是否连接光纤、它始终为3.3V。

因此，我们 根据光纤模块数据表加载了端接电阻器(130E 上拉，82E 下拉)

通过 DSO 检查信号后、信号的电压电平高于 LVDS。 未在 PHY 端添加任何端接。

因此、请确认 PHY 侧或光纤侧所需的电阻器校正。

我已将 PHY 侧的 SIN/SIP 信号上的波形连接起来。   

此致

Anees PK。

您好 Anees、

感谢您的意见。 自从我为 Nikhil 报道以来、我对 DP83640的标题感到困惑。 我提出的许多建议是关于 DP83640的。

DP83640和 DP83869之间的信号电平可能存在差异、可能需要进行额外的分析。

您能否进行以下更改  

电阻器部分2 -拆下所有电阻器、但要有交流耦合电容器。

交换 R44和 R48的值。 请对所有信号执行相同的操作。

检查 RGMII 和100M 光纤的自举配置

请根据下表检查输入范围

此致、

Sreenivasa

您好、先生、

很抱歉，我们最初计划使用  DP83640，然后更改为 DP83869 (卡中只有 RGMII 接口 )

1-RGMII 至100FX -配置电阻器自举仅根据设计进行。 另外、请重新检查相同的情况  

 通过读取寄存器进行交叉检查(asper Nikhil 建议)

2信号检测也已连接。

3-根据注释更改了端接电阻器。  但 TX 输入电压电平低于光纤模块范围内的 LVPECL。 请参阅以下波形。

4-此外、PHY 输入电压(SIN/SIP)也是跨越 LVDS 信号的电平。 请参阅以下图片。

请共享 PHY SIN/SIP 引脚上所需的信号电压。 具有1.2电压的 LVDS

光纤- TX 输入波形

PHY SIP/SIN 信号波形

此致

Anees PK

您好 Anees、

表15. 100BASE-X 自举表

使用上述自举表、您能否禁用信号检测并查看 RGMII 信号是否存在某种活动。

您是否确认了 RGMII 接口工作？

您是否在 RGMII 端执行了一些环回测试？

此致、

Sreenivasa

您好、先生、

请查找内嵌的重放-

表15. 100BASE-X 自举表

使用上述自举表、您能否禁用信号检测并查看 RGMII 信号是否存在某种活动。

Anees PK -好的、我将禁用 SD 并通过 Linux 和 DSO (在 TX0-TX3和 RX0-RX3中)检查活动

您是否确认了 RGMII 接口工作？

Anees PK -否、已验证与 PHY 芯片的连接。 此外、交叉检查 TX 和 RX 时钟。 它是25MHz。

您是否在 RGMII 端执行了一些环回测试？

Anees PK -未执行回送测试。 请分享有关"如何执行回送测试"的更多详细信息。   

此致

Anees PK。

您好 Anees、  

好的、我将对其进行研究并更新您。

同时、如果您能够使用 Linux 资源从 MAC 端执行环回测试、您能不能不能。

此致、

Sreenivasa

您好、先生、

好的、我将在 MAC 侧执行回送测试并进行更新。

另外、请检查 PHY MII 侧的回送测试是否需要以下寄存器设置(自举设置处于 RGMII-100FX 模式)

寄存器- BMCR (地址- 0x00)- 0X6100 (MII 环回使能、选择配置为100Mbs-TX 和 hlf 双工模式)

寄存器- BIST_CONTROL (地址- 0x16)- 0X0004 (数字端回送)

可选设置-寄存器- OP_MODE_DECODE(0X1DF)- 0x0000 (选择- RGMII 到铜线)

然后设置 IP 地址 192.168.101.1和  setenv 子网掩码255.255.255.0。

然后 ping IP ( 192.168.101.1)以检查 PHY MII 端的环回。

此致

Anees PK。

您好 Anees、  

谢谢你。

请阅读以下部分  

9.3.4环回模式

我将审核并提供反馈。

此致、

Sreenivasa

您好 Anees、

预期输入范围  

您能读取寄存器0、1和16吗

上述配置不指示6000寄存器设置。

执行设置后、请仅执行软件复位

此致、

Sreenivasa

您好 Anees、  

请参考以下主题进行参考  

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1039271/dp83620-evk-dp83620-evk-sfp-transceiver-compatibility

此致、

Sreenivasa

您好、先生、

请提供有关 SIP/SIN 信号的更多详细信息。 因此、我们可以使用 DSO 交叉检查相同的情况。

1.   SIP 和 SIN Single 的电压摆幅(单端- SIP 至 GND 或 SIP 至 GND)。 1.2V (1.05至1.35)。 因此、我们可以设置终端电阻器。
2. 
3. 请分享信号检测输入电压容差。 根据 FiIber、信号检测低电平为1.6V、 信号检测高电平为2.4VDC。

此致

Anees PK。

您好 Anees、  

您能否将 ANEG_DIS 设置为上拉电阻并进行检查。

您是否有与以下类似的 SFP 模块。
http://www.farnell.com/datasheets/1820905.pdf

请参阅规格  

对于 SD、请参阅 IO 特性

此致、

Sreenivasa

您好 Anees、  

检查您一侧是否有进展。

此致、

Sreenivasa

您好、先生、

我通过下拉" ANEGSEL_0"禁用了 SD

此外 、ANEG_DIS (LED 0) 已上拉电路板。

通信无变化、TX (0-3)和 RX (0-3) MAC 至 PHY 信号无活动。 但我们有 TX 和 RX 时钟。

请确认 Linux 中需要的100FX FO 设置。

另请确认所需的 SIP/SIN 信号电平(平均中间电压为 1.2V 或1V)。 目前为1.2V

此致

Anees PK。

您好 Anees、  

感谢您的更新。

请参阅上表以了解规格。

交流耦合电容器进入 PHY 输入之前和之后的峰峰值电压是多少？

光纤收发器的信号是否检测切换以及电平是多少。

您是否有要测试的 SPF 模块？

此致、

Sreenivasa  

您好、先生、

在线重放-

交流耦合电容器进入 PHY 输入之前和之后的峰峰值电压是多少？

Anees PK - 我已经检查了电容器 PHY 端之后的电压(SIP/SIN 信号)。 它是(600mV 至1.7V)。  

光纤收发器的信号是否检测切换以及电平是多少。

Anees PK- 2VDC (如果未连接光缆)和2.4VDC (如果连接光缆)。  

您是否有要测试的 SPF 模块？

Anees PK -先生，我们有与 ST 类型相同的模块。 当前模型为 SC 类型。

此致

Anees PK。

您好、Annes、  

感谢您的参与。

 您是否有 DP83869 EVM？

在使用光纤模块之前、您是否进行了一些测试或分析？

此致、

Seenivasa

你(们)好，先生

内联重放、

 您是否有 DP83869 EVM？

Anees PK -无 SIR、电路原理图和基于 数据表和 EVM 板设计的 PCB  

在使用光纤模块之前、您是否进行了一些测试或分析？

Anees PK -我们在多个项目中使用了相同的光纤模块，使用了不同的 PHY 芯片(BCM54616S 和 LXT971 )。 在本例中、我们已将光纤连接到磁性接口引脚。  

此致

Anees PK。

您好 Anees、  

谢谢你。

您是否有机会查看以下应用手册

https://docs.broadcom.com/doc/AV02-4572EN

我们必须进行一些额外的分析、以检查兼容性。

此外、请查看以下主题

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1042456/dp83869hm-dp83869hm-strap-configuration-to-disable-signal-detect-in-media-converter-mode

此致、

Sreenivasa

您好 Anees、  

请参阅以下主题  

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/891263/dp83869hm-auto-negotiation-fiber-mode

此致、

Sreenivasa

您好、先生、

我 已参阅上述链接。

为了进行测试、我们配置了以下内容-  

1.  在 SYNC261 100FX 卡齿100FX 中启用自动自举设置。
2. 使用 "100FX 至100Base-T 转换器模块"的另一端也是100FX 模块。

请检查以下结果以及 MAC 到 PHY 环回测试的配置：

1.寄存器设置-

在 uBoot 中设置寄存器值。

按照  相同的顺序设置以下寄存器(BMCR-0X6100、BMSR-0X7949)  

2. ping 时的响应-将 IP 设置为12并读取相同的 IP。  

=> setenv ipaddr 192.168.100.12
=> ping 192.168.100.12
端口0、速度100、半双工上的链路
使用以太网@4a100000 deviceARP 重试计数已超出；正在重新启动
Ping 失败；主机192.168.100.12不活动

3. TX (0-3)和 RX (0-3)信号中的活动- DSO 显示了 RX 和 TX 信号上的一些活动。

请确认以下内容  

• 我们进行了链路连接处理、因此 PHY 和 MAC 之间的连接正常。  
•  我们是否在环回时具有相同的引脚。 或需要 发送任何其他数据以检查回送。
• 无论我们是否需要对地址" eth0：以太网@4a100000"进行任何更改 、我们在将 Coper 附加卡与 Broadcom PHY 芯片连接时都获得了相同的地址。

此致

Anees PK。

您好 Anees、  

感谢您的参与。  让我回顾一下输入内容。 两个器件都强制达到100m。 我无法理解您的输入。

正如我所了解的、您正在使用 AM335X 主机。  同样、您可以打开一个包含 AM335X MAC 接口 标题的线程、检查是否实施了环回测试。

此致、

Sreenivasa

您好、先生、

请确认是否需要为100FX 保留以下设置并删除自协商设置。  

此致

Anees PK。

您好 Anees、  

请检查是否设置了以下配置。

JTAG_TDO/GPIO_1 OPMODE_0、引脚22、开路
RX_D3 OPMODE_1、引脚36、2.49KΩ Ω 上拉至 VDDIO
RX_D2 OPMODE_2、引脚35、开路

ANEG_DIS： 用2.49kΩ Ω 上拉

ANEGSEL_0： 用 2.49kΩ Ω 下拉或  用2.49kΩ Ω 上拉(请尝试使用您的配置)

ANEGSEL_1：打开

此致、

Sreenivasa

您好、先生、

好的、

在设计中，使用2.49K 电阻器下拉引脚，因此我将移除电阻器(JTAG_TDO/GPIO_1 和  RX_D2 OPMODE_2 )。

另外，请分享光纤模块侧(LVPECL )和 PHY 侧(LVDC)所需的电阻(上拉和下拉)值。

此致

Anees PK。  

你好  Anees  

感谢您的参与。 请参阅以下部分。

9.5数据表中的"编程9.5.1自举配置"。

此致、

Sreenivasa

您好、先生、

由于存在输入、设计中还保留了一个2.49K 电阻器来下拉信号。

您是否有机会检查我在前面的讨论(9月30日)中必须分享的 TX 和 RX 时钟信号。

此外、请确认以下 SD 引脚电压-

• 卸下光纤侧的下拉电阻器(R27)，然后信号检测模块的输出为3.3VDC (带和不带光纤信号)。
• 在正常情况下、SD 引脚电压仅将1.6VDC 更改为2.4VDC。  
• 他提出任何问题。
• 

此致

Anees PK。

您好 Anees、  

SD 是低电平有效信号。

请断开 SD 与收发器的连接、端接地并尝试通信。

我建议使用 SFP 模块进行测试。 您提到的 SD 级别将不起作用、上面的主题中提供了这些级别。

您能不能告诉 MW 您对时钟 TX 和 RX 时钟的关注。

这些是标准接口。 请通读接口和数据表。

此致、

Sreenivasa

您好、先生、

我们已在 SD 连接到 GND 并断开其与光纤模块的连接的情况下测试了电路板。

结果-  

1 - PHY 芯片 LED0被打开。 (PHY 芯片的引脚编号47)

2 PHY 芯片 LED1未导通。

3-但 CTC 装置(光纤到铜转换器)活动指示灯闪烁。

4-无数据通信。

TX 和 RX 信号的形状与(毛刺脉冲)不同，我担心这会导致 MAC 与 PHY 之间的通信出现任何问题。

此致

Anees PK。  

您好 Anees、  

有关 LED 指示灯 、请参阅表43。 LEDS_CFG1寄存器字段说明

3-但 CTC 装置(光纤到铜转换器)活动指示灯闪烁。

是否有方法来验证您是否获得了一些数据。

4-无数据通信。

请说明这是什么意思？

TX 和 RX 信号具有小形状差异(毛刺脉冲)

在 AM35XX 上进行环回测试是确认 RGMII 接口工作的一种方法。 我希望您能够使用 AM35xx 支持。

在尝试优化 AFBR 之前、您能先采购一个 SFP 模块进行测试吗？

我们没有为连接到 DP83869的 AFBR 模块提供数据

此致、

Sreenivasa

您好、先生、

请确认 PHY 是否需要来自光纤模块的 Singal Detect PIN 表单。 我是否应永久连接到 PHY 侧的 GND？.并从光纤侧移除。

内联重放-  

4-无数据通信。

请澄清这意味着什么？

Anees -我们尝试通过 FO 对外部设备执行 Ping 操作。 Ping 不会超出范围。  

在 AM35XX 上进行环回测试是确认 RGMII 接口工作的一种方法。 我希望您能够使用 AM35xx 支持。

Anees -我们仍在等待线程上的回复。 请帮助您实现相同的效果。

此致

Anees PK。