• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 154 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI86：SN65DSI86-Q1特性要求

admin
Guru**** 2526700 points
Other Parts Discussed in Thread: SN65DSI86-Q1, SN65DSI86

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1039390/sn65dsi86-sn65dsi86-q1-features-requirement

器件型号：SN65DSI86

您好！

请告诉我 以下 SN65DSI86-Q1的详细信息。

SN65DSI86器件(BGA 封装) 和  SN65DSI86-Q1器件(HTQFP)在功能上是否相同？

2.   加电序列期间，电源轨1.2V 和1.8V 之间的最小和最大时间延迟是多少。

建议  应用于 SN65DSI86-Q1的 REF CLK (外部基准时钟)是什么(如果它不是由 MIPI DSI 时钟衍生的)。

此致

PSG_4

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    SN65DSI86器件(BGA 封装) 和  SN65DSI86-Q1器件(HTQFP)在功能上是否相同？

    它们在功能上是相同的。

    2.   加电序列期间，电源轨1.2V 和1.8V 之间的最小和最大时间延迟是多少。

    请参阅图7-1和7-2以了解延时时间、只要 EN 在1.2V 和1.8V 之后上升、就不存在最大延迟。

    建议  应用于 SN65DSI86-Q1的 REF CLK (外部基准时钟)是什么(如果它不是由 MIPI DSI 时钟衍生的)。

    有关 REF CLK 计算、请参阅此应用手册 、https://www.ti.com/lit/an/slla425/slla425.pdf。

    谢谢

    David