This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1159301/sn65dp159-sn65dp159rgz-review
您好！
我正在 使用 SN65DP159RGZ 进行设计 、希望有人查看原理图并回答以下问题：
谢谢！！
John
e2e.ti.com/.../4812.SN65DP159.pdf
你(们)好、John
请参阅我的反馈。
e2e.ti.com/.../4812.SN65DP159_5F00_TI_5F00_Reviewed_5F00_10062022.pdf
谢谢
David
尊敬的 David：
感谢您的快速回复。 非常感谢。 应用程序用于源代码。 TMDS 流来自 UltraScale Zynq GTH 串行器/解串器、而 SN65DP159位于 FPGA 和 HDMI 连接器之间。 我不完全理解常规源代码和软件狗之间的区别、但我假设是非软件狗应用、但可能会出错。
让我对 SNK 的问题再谈一下。 DDC_CLK/数据在 HDMI 连接器和 IC 之间上拉至5V。 在 FPGA 侧(SCL/SDA_SRC)上拉至3.3V 并进入 FPGA 的3.3V 组。 我的问题是、HDMI 连接器上的5V 上拉电压是否会泄漏到 SRC 引脚并损坏3.3V 组？ 我不知道 DDC 块如何在内部与 I2C 信号配合工作。
HDMI 连接器和 IC 之间的 DDC_CLK/数据上拉至5V。 在 FPGA 侧(SCL/SDA_SRC)上拉至3.3V 并进入 FPGA 的3.3V 组。 我的问题是、HDMI 连接器上的5V 上拉电压是否会泄漏到 SRC 引脚并损坏3.3V 组？ 我不知道 DDC 块如何在内部与 I2C 信号配合工作。
您将不会在灌电流侧看到5V 电压向拉电流侧放电。 但是、由于 DP159在其 DDC 总线上实现了时钟扩展、因此您需要确保 FPGA 也可以支持时钟扩展。 否则、您必须使用外部电平转换器并实施 DDC 侦听选项。
很好。 谢谢 David。 这解决了我的问题！！
