[参考译文] TLK10031：看起来器件不工作

您好、Omri、

您是否尝试使用此器件启用 PRBS 数据生成？  如果是、您能否确认输出的数据速率符合您对10G-KR 的期望。

您可能需要设置 LS 和 HS PLL 倍频器、以满足您的应用需求。  我认为 LS 和 HS 的值分别为10和16.5。

我还附上了 TLK10232的程序以供参考。  交叉参考以了解其他的引入 e2e.ti.com/.../2185.tlk10232_5F00_BringupProcedures_5F00_v2-_2800_1_2900_.pdfup步骤可能会很有用。

谢谢、

Drew

您好、Drew、

谢谢您的回答。

我已将 HS 侧的乘法器更改为16.5、LS 侧的默认值为10。

关于 PRBS 测试、通过向0x1E.000b 的位12、13和3写入1来为 HS 侧激活它、并向 LS 侧写入相同寄存器的位0、7、8、就是这样？ 在执行该操作时、我可以从某个寄存器读取结果、还是必须读取 PRBS_PASS 引脚的输出或按范围测量频率？ 我看不到状态或计数器寄存器有任何变化。

我在 tlk10031文档中看到的是"Test Pattern Selection"。 请参阅 TLK10031启动过程(单独的文档)
(RXG)以了解更多信息"。 您可以将 TLK10031的特定文档发送给我吗？ 在10232启动过程文档中、它仅讨论使用10G KR 模式时启用的、原因是什么？

谢谢

Omri

您好、Drew、

我们似乎有一个更基本的问题。

TLK 上的 PLL 未锁定、不在 HS 上、也不在 LS 上。

请在我们的实验中找到一些测量结果：

电源：

• 1V -良好
• 1.5V -正常

GPIO：

• Losa - 0
• PDTRXA - 1.
• PRBSEN - 0
• ST - 0
• MODE_SEL - 0
• PRTAD - 10001
• RESET_N - 1
• TESTEN - 0
• GPIO - 0

封装和符号–正确

REFCLK：156.25MHz -良好。 (为了进行测试、我将时钟格式从 LVDS 更改为 LVPECL、结果为相同的…)

我们还查看了您建议的乘法器配置 、我们仍然看到 HS 数据速率为312.5Mbps。

CHANNEL STATUS_1寄存器值始终为0x0。

这可能会给您一些提示。

请提供建议。

谢谢。

您好！

我将深入了解这一点、并在明天向您汇报最新情况。

谢谢、

Drew

您好！

您共享的 GPIO 值看起来合适。

CHANNEL STATUS_1 = 0x0000表示您正在接收 HS 信号(HS_LOS = 0)、但您没有 PLL 锁定似乎很奇怪。  我假设您的配置与之前相同、LS 上的 XAUI 和 HS 上的10G-KR？  您是否验证了 LS 和 HS 信号是预期的数据速率、并且眼睛张开度合理？

此外、您能否验证您对器件的 MDIO 访问是否按预期工作？  您可以通过打开器件电源、读取一些寄存器值并将其与数据表中的默认值进行比较来实现这一点。  因为您读取了0x0000、所以会对其进行提问。

此外、请注意、器件必须在上电后保持在复位状态。

谢谢、
Drew

您好、Drew、

是的、我们在 LS 上有 XAUI、在 HS 上有10G-KR。 HS 输入数据速率正确、但输出数据速率为312.5Mbps、如上所述。 我们没有检查 LS 侧。

加电后器件保持在复位状态、在将 RESET_N 置为有效后、MDIO 访问正常、我们确实看到寄存器中的默认值(例如1E.0000为0x610)。 即使我们关闭 HS 远程侧、CHANNEL STATUS_1仍保持为0x0000、因此我假设在我们锁定 PLL 之前无法依赖 HS_LOS 指示器。

我们是否可以检查任何其他相关信号 以排除硬件配置错误？

谢谢、

Adrian

您好、Adrian、

感谢您的更新。  这似乎特别奇怪。  配置 适当的时钟乘法器后、您应该会看到 PLL 锁定。  您是否配置了时钟乘法器？  您是否正在进行任何其他配置？

谢谢、

Drew

您好！

如果我错了、请纠正我的错误、但我本来希望即使没有任何其他配置、 PLL 仍然处于锁定状态、因为156.25MHz 频率是默认频率(例如 REFCLK_FREQ_SEL_0)。 即使如此、我们也会将 HS_PLL_MULT 配置为16.5x、而不会对锁定状态或数据速率产生任何影响。

谢谢、

Adrian

您好、Adrian、

[引用 userid="539363" URL"~/support/interface-group/interface/f/interface-forum/1133896/tlk10031-looks-like-the-device-is-not-functioning/4358164 #4358164"]如果我错了，请更正我的错误，但我本来以为即使没有任何附加配置， 仍会进入 PLL 锁定状态

我相信您是正确的。  我错误地假设这更类似于"CDR 锁定"状态、而不仅仅是 PLL 锁定。

如果 PLL 不能锁定到 REFCLK、我们可能会忽略一个非常基本的问题。   REFCLK_SEL 是否选择了合适的 REFCLK？  您是否有可共享的 REFCLK 测量值？  您是否也能够共享原理图？

谢谢、
Drew

您好、Adrian、

很高兴您能够解决此问题！  我将把这个线程标记为已解决。

谢谢、
Drew