请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN75LVPE4410 你(们)好
您能否帮助检查 下面的 SN75LVPE4410原理图以及任何需要调整的问题
谢谢你
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
您能否帮助检查 下面的 SN75LVPE4410原理图以及任何需要调整的问题
谢谢你
您好、Gareth、
请注意以下几点:
1)。 通常、PCIe TX 已具有交流耦合电容。 因此、您可能不需要在 LVPE4410的输入端使用 C70等电容。
2)。 C69等 TX 交流耦合电容通常约为220pF。
3)。 最好在 V3.3S 而非 R100上提供铁氧体磁珠。
4)。 PWDN1和 PWDN2连接到跳线/接头。 反相后、最好将此引脚连接到 PERST#。 这将使 CPU 和端点同步。
5)。 您的原理图显示了 L3下的 RX_DET - TX 检测被禁用。 在 PCIe 应用中、可能首选使该引脚悬空(自动 RX 检测)。
6)。 您的 EQ 指数处于5级。 最好从索引0开始、然后根据需要增加。 这将提供更好的线性度。
7)。 为了提供最佳线性、最好将增益和 VOD 悬空-这将提供0dB 直流增益和1:1 VOD 线性。
此致、Nasser