This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MAX3232E:断电期间的输出阻抗

Guru**** 2519050 points
Other Parts Discussed in Thread: MAX3232E

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/981323/max3232e-output-impedance-during-power-down

器件型号:MAX3232E

团队、

我的客户正在其计算机项目中使用 MAX3232E。 它们具有两个并联 RS232端口。

他们报告说、如果他们关闭了 MAX3232E 的一个 LDO、但保持启用了另一个 RS232端口。 它将具有从已断电的 MAX3232E 输出 PIN14到 VCC 的泄漏电流、VCC 变为2.XV。 此时、PIN11被保持在高电平。

但是、如果它们下拉 PIN11、泄漏就会消失。

因此、如果我们有了解决方案、如果 PIN11仍然处于高电平、VCC LDO 被禁用、并且 PIN14处于高电平、那么这些问题就会导致泄漏消失。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    我唯一可以想到  的是在引脚14的输出端添加一个正向二极管(如 BAS70)以阻止反向电压。

    此致、

    Hao