Other Parts Discussed in Thread: PCA9306
大家好、
我的客户在使用此器件时遇到以下问题
他们观察到、进出 PCA9306 的上升时间分别为3us 和250ns。
和上拉电阻分别为4.75k 和0.47k。 因此、它们将输入侧的上拉值更改为2k、这种上升时间减少到700ns、并且随着这种输出的上升时间更改为170ns。
因此、他们希望了解这 是预期行为、还是 IN 和 OUT 处的上拉电阻变化不应相互影响。
所附是它们捕获的波形
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: PCA9306
大家好、
我的客户在使用此器件时遇到以下问题
他们观察到、进出 PCA9306 的上升时间分别为3us 和250ns。
和上拉电阻分别为4.75k 和0.47k。 因此、它们将输入侧的上拉值更改为2k、这种上升时间减少到700ns、并且随着这种输出的上升时间更改为170ns。
因此、他们希望了解这 是预期行为、还是 IN 和 OUT 处的上拉电阻变化不应相互影响。
所附是它们捕获的波形
此器件是无源开关。 在0V 和 VREF1之间的电压下、开关闭合、两个引脚通过特定电阻(这意味着两个上拉电阻器并行工作)进行连接。 在较高的电压下、开关断开、另一个引脚的电压仅由其上拉电阻器决定。
大家好、
在以上回复后、请参阅以下客户查询:
关于 PAC9306的两个问题
注意:I2C 工作频率为100KHz。
您好、Mayank、
a)技术上是肯定的、因为导通 FET 将在1侧和2侧之间短路、直到栅源电压超过 VG-Vth。 之后、两侧被视为单独的。 当您比较不同的上拉电阻值时、导通 FET 的"闭合/短路"期间的实际计时差异可能为低两位数纳秒。 您将看到的更大影响是、当导通 FET 处于线性运行区域时、由于您将两个上拉电阻视为并联电阻器、因此 VOL 会随着上拉电阻的降低而升高、从而导致外部驱动器的 IOL 升高。
b)对于 I2C/SMBus、100kHz 或更低频率下允许的最大上升时间为从70%到30%测量的1000ns。 我建议只检查最坏情况下的上拉电阻波形、并验证信号是否与此相符。
-Bobby