This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的团队:
根据以下说明、当输入信号具有上升沿或下降沿时、INT 引脚将为低电平。 我的客户希望 INT 引脚只由上升沿触发、不允许下降触发。 这是否可行?
谢谢、此致、
雪利
该器件旨在通过中断信号发送任何变化。
要仅在上升沿获得中断、请将配置为分频器(Q 连接到 D)的 SN74LVC1G80-Q1置于输入端前面。
雪利、
我们的 I2C I/O 扩展器(如 TCA9539-Q1)旨在在输入状态发生变化时触发中断、这就是您突出显示的部分提到上升沿或下降沿的原因。 当状态发生变化时、中断输出被触发、但如果器件的所有输入在被读取前返回到其原始状态、则中断输出被释放。 上述 SN74LVC1G80-Q1等触发器可让您仅接收上升沿的输入状态变化、 但您将无法读取原始信号的确切状态、因为这将不再连接到 I/O 扩展器、并且其下降沿不会传播。 根据客户的应用、这可能是也可能不是问题。
最棒的
Danny
A 点不是"采样"的;它是连续读取的。 B 点是上一次实际读取端口时的样本。
每当输入引脚发生变化时、A 点就会发生变化。 只有当端口实际被读取时、B 点才可以改变。
您好、Ladisch、
如果我不读取输入寄存器、B 点不会改变、对吧? 但通过这种方式、INT 引脚不起作用。 A 点为10110、但 B 点因无读取脉冲而保持为0、则 INT 将输出错误的触发器。
谢谢、此致、
雪利
上面的电路不需要初始化。 D 的初始状态是随机的、但您不关心它的实际值、只关心变化。
当两个上升沿发生时、它们之间没有读取、触发器切换回初始状态、中断将丢失。
如果您无法保证 μ I²C 主器件的读取速度足够快、那么您必须使用一个更复杂的电路: 使用 SN74HCS74-Q1、通过使用 GPIO 输出将 CLR 拉至低电平将其初始化为0、并将 D 连接到 VCC、以便任何上升沿都会导致输出变为1。 如果出现任何进一步的上升沿、Q 将保持高电平。 只有在处理完中断后、才能使用 CLR 再次清除它。 (由于清除触发器引起了另一个中断、因此必须执行另一个读取。)
您好、Ladisch、
我的客户决定使用此架构 D 型触发器+TCA9539-Q1来实现单边沿触发功能。 但我们仍有一些问题、
1.是否需要在 D 引脚和 Q 引脚之间添加一个10千欧电阻器? 电阻器的功能是什么?
2. D 引脚和 Q 引脚是否需要上拉或下拉电阻器? 当该器件加电时、Q 引脚的状态是什么? 高电平、低电平或高阻态? 如果 Q 为高阻态、D 引脚悬空、那么它们如何变为高电平或低电平?
该器件的静态电流 Icc 是多少? 但下面两张图片显示了不同的 ICC 值、我不确定哪个是 IQ。
4、您说 过如果我们不能保证 μ I²C 主器件的读取速度足够快、那么我们就必须使用一个更复杂的电路。 我不理解这一点。 I2C 速度会影响什么? 我只关心上升沿、而不需要下降沿。
谢谢、此致、
雪利
kΩ 您希望将触发器初始化为已知状态(通过将 GPIO 用作输出)、则需要10 μ s。 这是不必要的。
2.触发器的初始状态未知。 上拉或下拉不能改变这种情况;它需要单独的设置/清除输入。
Icc 约为零。 该图显示了超出 VIL/VIH 限制的输入电压(请 参阅[常见问题解答]慢速或浮点输入如何影响 CMOS 器件?)。
4、我不是说 μ I²C 总线本身的速度、而是说主器件是否能够在下一个上升沿发生前始终读取中断状态。 这取决于两个边沿之间的最短时间以及主器件的固件。