主题中讨论的其他器件： DSI 调谐器
您好！
我们成功地配置了 SN65DSI84、几乎完全只有水平同步稍微关闭：
(左侧房屋图标的最后一行显示在右侧)
它是单通道 LVDS 显示、1280x800、像素时钟71MHz。 水平同步宽度为32 px、后沿为80 px、前沿周期为1440。
在 MIPI 侧(4条通道、213MHz)、我们使用事件模式、所有其他模式(突发、脉冲)不能正确同步(视频输出交错、颜色问题)。
DSI 是否具有适当的线路缓冲器？ 不应该突发模式和事件模式也起作用？
当 DSI84不处于测试图形生成模式时、我们能否修改/调整其水平时序？
此致、
环路2.
寄存器设置：
0x0A 0x05 /* LVDS 范围71MHz -来自 mipi A *的 LVDS 像素时钟
0x0B 0x18 /* REFCLK 分频器*/
0x10 0x26 /*输入= 4通道*/
0x11 0x00
0x12 0x38 /*预期输入时钟*/
0x13 0x00
0x18 0x78 /*极性/24bpp 模式*/
0x19 0x00
0x1A 0x03
0x1b 0x00
/*时序*/
0x20 0x00 /*活动像素*/
0x21 0x05
0x22 0x00
0x23 0x00
0x24 0x20 /*活动行-仅测试模式*/
0x25 0x03
0x26 0x00
0x27 0x00
0x28 0x21 /*同步延迟*/
0x29 0x00
0x2A 0x00
0x2B 0x00
0x2C 0x20 /* Hori 同步脉冲宽度*/
0x2D 0x00
0x2E 0x00
0x2F 0x00
0x30 0x06 /* verti 同步脉冲宽度*/
0x31 0x00
0x32 0x00
0x33 0x00
0x34 0x50 // Hori 后沿*/
0x35 0x00
0x36 0x0E /* verti 后沿-仅测试模式*/
0x37 0x00
0x38 0x30 /* Hori 前沿-仅测试模式*/
0x39 0x00
0x3A 0x03 /* verti 前沿-仅测试模式*/
0x3B 0x00
0x3C 0x00
/* 0x3C 0x10 */ /*测试屏幕*/
0x3D 0x00
0x3E 0x00
