[参考译文] TFP401：看不到传输的屏幕分辨率

您好、Philip、

通常建议将布线长度保持在5cm 以内。 您还应确保最大限度地减小输出布线上的任何寄生电容。

200Mbps 用于缓冲器的每个通道。

您是否已使用示波器调查了 TFP410的输入信号？  

此致、

I.K.  

您好！

我已经设法安装了一根更短的并行电缆、这使我的履带长度从大约30cm 减少到大约15cm、并且我看到了一些改进。 图像仍然只能在1240 x 768 @ 60Hz 的分辨率下保持清晰、但我现在看到的是以1280 x 1024 @ 60Hz 的速率传输的图形。 遗憾的是、它颜色错误、略微失真、仅在大约60%的测试时间内出现。

我已经了解了 Hsync、Vsync、ODCK、DE 以及几个正在馈送到 TFP410的 QE 信号。 高达1280 x 768 @ 60Hz 的分辨率、此时信号看起来很干净、我希望它们看起来是什么样的。  

将处理的分辨率切换至1280 x 800 @ 60Hz、监测到的信号开始变得不太清晰、 尤其是 DE 信号似乎在第一个脉冲之后几乎立即与第二个脉冲双脉冲发生脉冲、而 Hsync 似乎偶尔出现脉冲突发、其频率比信号的其余部分高得多。 在1280 x 1024 @ 60Hz 的分辨率下、所有信号都会变成混乱的脉冲。

谢谢

Phil

您好！

遗憾的是、我在缩短运行时间方面的选择有限。 TFP401芯片安装在我需要连接的客户卡上。 此卡在 TFP401和接口连接器之间有大约2cm 的导轨。 客户电路板和我的接口板之间的最短电缆约为6cm、接口板上还有4-6cm (允许运行长度匹配)。

通过将接收数据的 TFP410芯片的偏斜设置调整为最小偏斜设置、我已经能够有所改进、这减少了我看到的空白屏幕数量、但显示的图像仍然损坏。

我所执行的部分测试涉及视频分析器、我刚刚设法获得了视频分析器来响应接收到的数据。 即使在低分辨率(640 x 480 @ 60Hz)图像正确显示且没有明显损坏的情况下、报告的一件事是、HSYNC 延迟参数比分析仪预期的值大4、并且 HSYNC 极性与预期的值相反。

在640 x 480 @ Hz 时 、分析仪预计 Hsync 延迟为16、我看到20。 分析仪需要负的 HSYNC 极性、我看到的是正极。

同样、对于800 x 600 @ 60Hz 的测试信号、我看到的延迟为44、而分析仪预计延迟为40、HSYNC 极性为负、预期极性为正。

无论 I 分辨率设置如何、测得的 HSYNC 延迟与预期 HSYNC 延迟之间的差值均为4。 这是否也可能是由于运行长度造成的？

谢谢

Phil

您好、Phil、

运行长度不会改变 HSYNC 极性、这是 DVI 源决定的、TFP401只会通过、因为它无法控制它。 不过、额外的延迟可能是由运行长度造成的。  

如果您使用 TFP410和 SN74LVC244A 断开第二块电路板并仅测量 TFP401的输出引脚、那么分辨率较高的信号(HSYNC、VSYNC、ODCK、DE)是否仍然失真？  

此致、

I.K.  

您好！

我有一个没有安装缓冲器的接口卡版本、它将数据传递到连接了 TFP410的子板。  

断开子板连接、因此实际上、TFP401会传输到长度约为12cm 的开路运行中。 我在本次跑步结束时看到的失真与之前的失真相同。 奇怪的是、ODCK 脉冲在运行结束时看起来比在 TFP401时看起来更好。

还值得注意的是、在 TFP401的输出和 TFP410的输入之间、信号通过三对连接器(1对将客户板留在线束中、 1对从线束进入缓冲卡、最后一对从缓冲卡进入 TFP410子板)。 这对信号质量有多大影响？

谢谢

Phil

您好、Phil、

来自多个连接器的阻抗不连续性会导致反射并对信号质量产生负面影响。 这与额外的布线长度相结合一定会导致问题。  

要排除这种情况、DVI 端的布线长度是多少？ 如果您探测输入、您在较高频率下是否会看到相同的行为？

此致、

I.K.