您好！
我阅读了参考文档、不知道如何为 SN65HVD71DR 配置线路。 这就是为什么我有冲突。 我无法确定规格表是否在 R 和 D 引脚上进行上拉或下拉。 它在其中一个参考图中字面上说"或"；我选择什么、原因是什么？
器件规格表的图10.2.2是下图： 
忽略 RE 和 DE、因为我选择的模型没有启用。
在第17页的最后一段中、D 引脚有一个连接到 Vcc 的内部上拉电阻器。 好的、我是否需要一个下拉电阻器？ 我假设上拉电阻是冗余的、我假设微控制器将下拉？ 我认为微控制器会执行下拉、但在下面的图41中、它直观地表明我可以执行上拉或下拉。 该怎么做？ 
引脚 R 也有一个内部上拉电阻器。 但在上面的图37中、它在外部也有一个上拉电阻器。 双上拉？
*我建议对这份文件进行修订，以使其更加明确，除非一个经验丰富的人会“知道”，而且这份文件是为那些知道可能性的人写的？
----------
那么、简而言之、您能否为我提供有关每个引脚的所有外部配置的清晰说明、以使该器件运行干净？ 谁会得到上拉和下拉？ 很明显、我的板上现在没有任何东西、它可以正常工作(没有上拉或下拉电阻、两个 IPC 之间没有线路电阻器)；我只是希望它是理想的。 我不知道我是否在对组件施压。
此外、对于四个输出引脚上的线路电阻器、您建议使用什么？ 他们展示了这些 TVS 高电压瞬态防御项目、但我不需要。 该芯片只是一个处理器间通信器、通过几英尺的以太网电缆即可实现。 除非您提出建议？
由于有两个 SN65HVD71DR 相互通信、每个处理器一个、如果您建议使用线路电阻器、我是否应该将它们放在以太网两侧靠近每个 SN65HVD71DR 的地方？ 或者、两个器件之间的一组线路电阻器/电容器是否足够？ 它们应该是什么电阻和电容？
请告诉我是否需要澄清任何内容。
