主题中讨论的其他器件:CDCE913-Q1
您好,团队
对于单链路941AS,它是否可以使用 两 个不同 的 CLK 驱动两个不同的像素屏幕?
如果可以满足、应如何实现以及需要哪些寄存器配置?
VC 模式还是裁剪模式可以满足此需求?
提前感谢您!
此致、
Ivy
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,团队
对于单链路941AS,它是否可以使用 两 个不同 的 CLK 驱动两个不同的像素屏幕?
如果可以满足、应如何实现以及需要哪些寄存器配置?
VC 模式还是裁剪模式可以满足此需求?
提前感谢您!
此致、
Ivy
您好、Ivy、
是的、这可以完成、数据表提供了有关如何实现这一目标的重要详细信息、包括寄存器配置、我们还提供了本应用手册以涵盖以下主题: https://www.ti.com/lit/pdf/snla308
通常、对于需要两个不同 PCLK 值的应用、最好将设计配置为使用2个 REFCLK 输入、以便每个 FPD-Link 端口 PCLK 都可以来自其自己的外部时钟。 我们建议使用 CDCE913-Q1等 TI 时钟合成器器件来生成具有低抖动的灵活 PCLK。
此致、
Casey
您好、Casey、
感谢您的回复!
我想问另一个问题。
对于单 DSI 输入941A,串行接口能否将一个连接到显示器(1920×1080,40帧),将另一个连接到 DLP (854×480,60帧)? 如果在拆分屏幕后可以输出不同的 CLK、是否需要输出相同的帧速率?
此外、对于854*480*60分辨率的应用、DLP 需要31.5MHz、但下面计算出的 CLK 超过50MHz、926是否可以降低输出 CLK 频率?
此致、
Ivy