请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMH1297 您好！
我的 Cyclone V 在 OUT0上接收 SDI 输出时遇到问题。
我一直在尝试各种方法、例如更改 VOD 和去加重以匹配布局、因为电阻器设置为1-2英寸、更像是6-8英寸。 但是、我们仅在3G-SDI 而非12G-SDI 上使用它。
为了确保我实际正确地控制 OUT0设置、我尝试使用第3.15.3.2节 OUT0断电(EQ 模式)中的指令来关闭 OUT0。 由于我的 FPGA 仍然显示信号检测、因此似乎没有断电。 如果我拔下 SDI 电缆、FPGA 就能看到这一点。
除了第 3.15.4节和中列出的步骤外、您是否必须首先执行特定的步骤序列来修改断电、VOD 或去加重 3.15.1
我还注意到有用于 CD 模式的 Arria 10设置、并想知道在使用 Cyclone V 的 EQ 模式下是否需要特殊设置？
谢谢、
Brian
