[参考译文] DP83848J：以太网连接中断-布局问题？

您好、Alen、

我需要向团队介绍这一点。 我希望在星期五结束前得到答复。

此致、

Gerome

您好、Alen、

此外、您在初始查询中附加的文件仅是原理图、而不是布局。

此致、

Gerome

您好！

我想缩小信号链中信号丢失的位置、从而导致 Ping 损失。 同时 ping 中断、您是否还看到 PHY 与其链路伙伴之间的链路中断？ 此应用程序及其关联 MAC 的链路伙伴是什么？

我还看到您使用 RMII 时钟作为 PHY 的 XI 输入。 由于这个信号与 RMII 数据信号相关、这个走线长度是否与数据(RX 和 TX)线路相匹配？

此致、

Gerome

您好、Gerome、

感谢您对此进行深入研究。

我想缩小信号链中信号丢失的位置、从而导致 Ping 损失。
同时 ping 中断、您是否还看到 PHY 与其链路伙伴之间的链路中断？ 此应用程序及其关联 MAC 的链路伙伴是什么？

我不确定我是否理解了“链接伙伴”这一术语。 此处是在定制 AM3352板上运行的 Linux、此处的以太网接口仅用于服务目的。
例如、技术人员可以通过与其笔记本电脑的以太网接口连接到设备、并检查校准参数、下载日志等。 在生产中、仅在 ping 可用时检查以太网接口。  
因此、此处的链接合作伙伴是 PC 或笔记本电脑、通常已使用 Windows 中的 Command-Line-Interpreter (CMD)。
在本例中、我的笔记本电脑的 MAC 地址为：

我还看到您使用 RMII 时钟作为 PHY 的 XI 输入。 由于这个信号与 RMII 数据信号相关、这个走线长度是否与数据(RX 和 TX)线路相匹配？

如果 X1信号必须与 RX/TX 线匹配、答案是否定的 这是否意味着 B 和 C 段必须匹配？

附录：

您好、Alen、

几个问题：

-您的输出上的抖动是什么？

-您使用的缓冲器是否适合50MHz 运行？

CPU 和 PHY 都是由相同的时钟供源的，为什么会有2ns 的延迟？ 60mm 的增量不应导致这么长的延迟。 我能否在两个点看到信号的示波器捕获？ 我对上升和下降时间感兴趣。

此致、

Gerome

您好、Gerome、

希望在明天提供前两个问题和第4个问题的信息。 遗憾的是、我们只有一个有源探头(1pF 负载电容、1GHz、350ps 上升时间)、但我们可以使用无源探头执行延迟测量、以确定这两个部分之间的相对延迟。   

关于2ns 的延迟、您能否比较 PHY 和 Sitara 的引脚电容？
根据 PHY 数据表、Cin1指定为5pF。 然而、在 IBIS 模型中 、osc25x1的 C_comp 被给出为1pF。  
对于 Sitara、IBIS 模型为 RMII1_REF_CLK 指定 Selector _10 (BC1833DV40DCPBFBP18LL_SSDHV)。 这样就可以得到
CREF = 15pF
c_comp      2.233931p  2.204415p  2.290246p。

如果这两个器件(PHY 和 Sitara)的负载电容存在差异、则上升时间和/或延迟也应存在差异。 是这样吗？  
    

此外、我们假设 FR4和 ER=4.0.波速约为0.015cm/ps。 对于6cm、延迟差异约为0.4ns。

如前所述、LVC 缓冲器不是时钟缓冲的最佳选择。 完全 同意你的意见。 如果增加 B 部分 C517的负载电容、则可以解决该问题。 但是、我们想了解5年后出现了什么问题、大约1000件。 产生的电路板。  

此致

Josko  

Josh、大家好、

如果可能的话、为了添加到示波器捕捉器中、您能否引用 RMII 线路上的一些数据传输来抓取这些捕捉？ 虽然了解两个点时钟信号之间的相对延迟非常重要、但我也希望看到这些信号相对于数据线、以确保数据以正确的方式计时。

在比较 PHY 和 Sitara 之间的负载电容方面、这相当困难。 有一个单独的团队负责处理 Sitara 产品系列。 我建议您向他们发布单独但连接的线程、因为他们的器件是有问题的主要产品(与 DP83848J 相反)。  

此致、

Gerome

Josh、大家好、

感谢您发送示波器捕获。 遗憾的是、我认为要继续、我需要一个示波器捕获、它具有 PHY 和 MAC 的时钟信号以及一次性数据、因为我需要能够查看每个信号相对于另一个信号的位置。 通过我获得的屏幕截图、我只能确定单信号特性(电压、频率、上升/下降时间)、但为了进一步调查、我需要 在单个屏幕截图中显示这些信号。

此致、

Gerome