[参考译文] DP83822IF：用于实现 LVDS 兼容性的 SD 线路逻辑电平

尊敬的 Andreas：

我已经确认了您的帖子、我将联系团队以获得您问题的答案。 我希望在星期三(4月28日)之前回来。

此致、

Joe

此通信和任何相关通信中的所有信息均按“原样”提供，“不含任何瑕疵”，并受 TI 重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)的约束。

尊敬的 Andreas：

DP83822IF SD 线路 具有  CMOS I/O 并且不是差分输入。

只要您符合 LVDS/LVPECL 的 VIH、VIL、VOH、vol 要求、您的应用就应该正常工作。

此致、

Joe

此通信和任何相关通信中的所有信息均按“原样”提供，“不含任何瑕疵”，并受 TI 重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)的约束。

用户可以在互联网上找到相应的表格、其中指定了 VOH 2.4V 和 VOH 1.6V 的 LVPECL、而 LVDS 指定了 VOH1.475V 和 VOH 0.925V 的 LVPECL。 因此它们具有不同的阈值。

现在还有光纤部件、其中 RD+/- Td+/-线路直接指定为 LVPECL。 n`t、这与 DP83822IF 的 PMD 规范不匹配。 有什么想法吗？ 需要不同的 PHY 吗？

尊敬的 Andreas：

很抱歉、我的第一次回答没有具体说明。 我建议您查看数据表中的表7.5电气特性。

SD 输出只需符合本表中各个 Vdio 部分中822的 VIH、VOH、VIL、AD vol 要求。

如果您需要进一步澄清、请告诉我。

此致、

Joe

此通信和任何相关通信中的所有信息均按“原样”提供，“不含任何瑕疵”，并受 TI 重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)的约束。

Joe、您好！

本主题再次出现 RESP。 我正在寻找以下方面的验证：

表7.5的最后一行指定差分对的摆幅是否正确？ 对于100Base-FX、允许介于300和900mV 之间？ 这样它将与 LVDS (+/-350)以及 LVPECL (+/-800)兼容？ 和 VCM 响应 标称电压将不相关？ 只有摆幅？

SD 线路必须与数据表中的3V3 VDDIO 保持一致、即 LVTTL 或 LVPECL。 LVDS 在电压方面会太低？

TODX2701AF 在 数据表中表示 LVPECL 兼容、无更多详细信息、无摆幅。 是否可以假设如果遵循上述内容、则应该起作用？

谢谢您、此致

Andreas

尊敬的 Andreas：

很抱歉耽误你的回答。 我希望在星期五5月21日结束前再次向你答复你的问题。

感谢您的耐心等待。

此致、

Joe

此通信和任何相关通信中的所有信息均按“原样”提供，“不含任何瑕疵”，并受 TI 重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)的约束。

尊敬的 Andreas：

你是对的。 配置 0x0403线路驱动器控制寄存器(LDCTRL)后、您应该能够符合这些差分标准。  

从 EC 表中、我看到 SD 引脚要求最小摆幅为2.0V、Vdio 为3.3V。 它是高电平有效或低电平有效、仅需满足 IO 引脚的 VIH 和 VIL 要求。

至于另一个器件、如果您的822IF VOD 电平符合 LVPECL、则 PHY 应与 LVPECL 器件配合使用。 通常、我们 不能谈论非 TI 产品。

我强烈建议您验证光纤收发器摆幅是否在抖动、收发器时序要求和电压电平的822IF 规格范围内。 您可能需要在收发器线路上使用上拉电阻器来调节电压电平。 我已附上 DP83TC822 EVM 用户指南 https://www.ti.com/lit/pdf/snlu179中的符合 LVPECL 时使用的端接图像 

如果您需要任何其他信息、请告诉我。

此致、

Joe

此通信和任何相关通信中的所有信息均按“原样”提供，“不含任何瑕疵”，并受 TI 重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)的约束。