This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E:XI 引脚上的时钟分频器

Guru**** 2795315 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/997558/dp83867e-clock-divider-on-xi-pin

器件型号:DP83867E

大家好、

我能否获得有关 CD1和 CD2用途和选择的更多信息? 如果您能分享任何相关材料、我们将不胜感激。

 VDDIO = 1.8V 时、客户通过具有1.8V 电平 LVCMOS 的 SG-8101CG 输出直接向 XI 引脚提供时钟。  (也就是说、它们不在 XI 引脚上执行时钟分频器)我想检查这个配置是否没有问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ella、

    正确、如果使用 VDDIO = 1.8V、则不需要时钟分频器。

    谢谢、

    Nikhil

    此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供,并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nikhil、

    感谢您的确认。 我想了解有关时钟分频器电路的更多信息。  您可以分享 任何涉及电路说明的应用手册或 e2e 博客主题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ella、

    对拖延表示歉意。 我将能够在明天之前为您的查询提供其他反馈。

    谢谢、

    Nikhil

    此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供,并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ella、

    时钟分频器用于匹配每个 IO 电平的 VIH/VIL 要求。 每个 IO 电平需要一个不同的分频器、具体取决于时钟电平。 目前、我们没有关于此主题的任何其他文档。  这是否能回答您的问题?  

    谢谢、

    Nikhil

    此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供,并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Nikhil!