请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83849I 在 RESET_N 引脚为低电平(复位使能)期间、我们能否将自举选项引脚的电压设置为高阻态
(它可以是高电平和低电平之间的中间值)？
*然后，在将 RESET_N 引脚置为有效之前，我们将自举选项引脚的电压设置为高电平或低电平。
我们将 DP8384954的自举选项引脚(内部弱下拉)连接到 FPGA 的 I/O 引脚、即
在 FPGA 配置期间弱上拉。 因此、在上电和 RESET_N 为低电平期间、
自举选项引脚的电压将是高电平和低电平之间的中间电压。
我们想检查这种行为是否不是问题。
*在完成 FPGA 配置后，RESET_N 引脚将取消置位。
根据图4-1。 DP83849I 数据表中的加电时序、自举选项引脚
在将 RESET_N 引脚置为有效后进行采样。 因此、我们相信上述行为
不是问题。
谢谢你。
