[参考译文] NS16C2552：采样时序

Kenji、

很抱歉耽误你的时间。 这些部件的专家已不在办公室、但明天将回来。

此致、

Eric Hackett

您好、Kenji-San、

实际上、我们没有该器件的内部设计文件(2011年收购 National Semi 后、器件被纳入 TI 产品系列)、因此我无法肯定内部16x 时钟将在什么位置采样。 我还假设在16x 时钟的第6个下降沿之后有一些低纳秒延迟。  

通常、我会听到 UART 采样是在第8个16x 时钟脉冲上完成的、因为它是16x 时钟的中点。 因此、使用第6个和第7个中点进行采样的数据看起来是奇数的。 我不确定为什么器件规格为使用6/7是数据的采样点。 如果 RX 上的传入/接收数据有一点慢(波特率 比器件的波特率慢)、那么使用第8个位的起始位和第6/7个数据位的起始位可能会偏移某种采样误差。  

-Bobby

您好、Bobbi-San、

感谢您的回答。

我还有一个问题要补充。

当接收到的数据时钟早于进行采样的接收器的设置时钟、在对停止位(6/16点)进行采样后、下一个开始位的下降沿将在16个时钟完成之前进入。

在这种情况下、哪一项是(1)或(2)？

(1)在下降边沿时、停止位时钟被取消、并且开始位开始计数。

(2)在停止位的第16个点时钟之后、开始位的时钟开始。

此致、

Kenji

Bobbi-San、

我们期待您的快速响应。

提前感谢您。

Kenji

您好 Kenji、

我相信您提供的第一个条件是：

[引用 userid="315668" URL"~/support/interface-group/interface/f/interface-forum/1013004/ns16c2552-sampling-timing/3747701 #3747701"](1)在下降沿时、停止位时钟被取消、开始位开始计数。[/quot]

应为 true。 如果器件对 STOP 进行了正确采样、则应停止16x 时钟、并等待看到 START 条件的另一个下降沿。 否则、我们会看到、随着发送的数据包越来越多、通信 UART 器件的两个时钟(真正波特率)之间的差异将随着发送的数据包越来越多而开始更快地去同步。

-Bobby

您好、Bobby、

发送和接收之间的波特率实际上有多大差异？

如果传输和接收之间的通信速度有很大差异、则会发生通信错误。

设备 A ->设备 B (设备 A：NS16C2552、设备 B：内置 CPU 的 SCI 通信)

传输：9600 bps

接收：9700bps

这种通信速度差异是否会导致问题？

此致、

Kenji

您好、Bobby、

我还有一个问题和一个更正要做。

・器件 A←器件 B (器件 A：NS16C2552、器件 B：具有内置 CPU 的 SCI 通信)

设备 A：9600bps 设置

器件 B：9700bps 设置(相对于9600bps 误差约为1%)

数据从设备 B 发送并由设备接收。 器件 A 中出现奇偶校验错误

当器件 B 的波特率中的误差超过0.95%时、就会发生此错误；当它小于此值时、通信是正常的。

[问题]

PC16552DV/NOPB 和 NS16C2552TVA/NOPB 允许的波特率误差是多少？

此致、

Kenji

由于两个器件都运行16倍采样、因此波特率不匹配应该非常相似。

主要影响因素是两个 UART 器件之间的不匹配误差。 根据我的读数、假设 1个起始位8个数据位和1个停止位(这意味着各个差异应最大为2%)、两者之间的4%差异应是允许的最大差值。 但是、如果总位数多于或少于总位数、则此百分比误差会发生变化。  

-Bobby