请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TFP401A 大家好、
我想问一下最坏情况差分输入时钟抖动容差、t_ijit、最小50ps
1、
当使用 ODCK 输出时钟作为触发器在50%交叉处以差分方式测量(5)时、测量的抖动超过50ps 时、是否意味着显示出错？
如果理想时钟通过、则抖动或50ps 是附加的？ 在后一种情况下、需要输入抖动才能满足 TMDS 合规性？
在前一种情况下、客户认为很难满足 TMDS 抖动要求0.25Tbit。
2、
我不确定、但客户已收听到如果是50MHz 时钟、t_ijit 将为133ps。 其他哪些因素会导致 t_ijit 值？
3、
在 HSYNC 的一个周期、有时会有1341pix/1347pix、而不是1344pix。 在这种情况下、显示屏不显示任何内容。
客户认为 HSYNC 抖动抗扰度会影响此问题。 如果存在大抖动或其他因素、您是否认为 HSYNC 可能会发生移位？
此致、
Hideki
