[参考译文] TFP401A：ODCK 设置为自由运行、但有人认为 ODCK 不起作用。

乔塞尔

/PD 和/PDO 的状态是什么？ 它们是高电平还是低电平？

谢谢

David

尊敬的 David：

你好。

PD 和 PDO 未连接任何设备。  通过内部上拉电阻设置为高电平。  对于其他设置、ST 为高电平、STag 为高电平。

请提供建议并保持安全。


此致、

乔塞尔

乔塞尔

只是为了后退一步、如果您在 RXC+/-上提供正确的时钟频率、您是否能够在 ODCK 上看到正确的时钟输出？

谢谢

David

尊敬的 David：

你好。

如果我在 RXC+/-上提供正确的时钟频率、我可以在 ODCK 上看到正确的时钟输出。
此问题已纳入我们的产品中、我们将其视为缺陷、因此我们希望尽快解决。

请提供建议。

请保持安全。


此致、

乔塞尔

乔塞尔

我能够复制工作台板上的自由运行 ODCK。  

下面是我的工作台 EVM 配置引脚设置、

PDO：3.3V

像素：0V

PD：3.3V

LOK_INV：3.3V

DFO：0V

ST：3.3V

stag：3.3V

如果我拉低 PDO、那么 ODCK 也将停止。

您是否在多个器件上看到此问题？

谢谢

David  

尊敬的 David：

你好。

电路板的配置引脚设置与电路板的配置引脚设置相同。

乔塞尔

请您与我们的当地办事处合作、提交这两个器件用于 FA 吗？  

我还想知道为什么您希望 ODCK 自由运行、因为当它自由运行时、ODCK 的行为不能得到保证。  

谢谢

David  

尊敬的 David：

你好。

在正常乘积中、当 RXC+/-为输入时、ODCK 在时序上输出一个同步信号。
此外、当 RXC+/-输入消失时、ODCK 会自由运行。
顶部波形为 ODCK、底部波形为 RXC+/-。
在有缺陷的产品中、当 RXC+/-为输入时、ODCK 在时序上输出一个同步信号。
当 RXC+/-输入消失时、ODCK 固定为高电平或低电平。

请提供建议。

请保持安全。


对此，

乔塞尔

乔塞尔

您能否与我们的现场办公室合作、并为 FA 提交了这些设备？

谢谢

David

尊敬的 David：

你好。

客户回应。

如果我运送了有缺陷的产品、则不会有任何需要检查的东西。 因此、我想将其作为最后的解决方案发送。
我将解释这次是如何检查 ODCK 的运行的。
当 PC 的 HDMI 信号被输入到相应的 IC 并且 PC 被置于睡眠模式时、由于 DE 停止转换、经过了相当长的时间后、SCDT 变为 Lo。
我们的系统会检查 DE 和 SCDT、以确定是否存在信号。
该 SCDT 延迟会导致我们的系统出现故障。
至于 SCDT 的相关内容、我认为这是由 SCDT 的延迟引起的、因为 ODCK 在没有自由运行的情况下停止。
ODCK 自由运行不会导致 SCDT 滞后运行。

CH1：HSYNC
CH2：VSYNC
CH3：DE
Ch4：SCDT

请提供建议。

请保持安全。


此致、

乔塞尔

乔塞尔

TFP401A 监视 DE 上的活动以确定链路是否处于活动状态。 当由一个片载自由运行振荡器产生的2^18个时钟频率在 DE 上没有转换时大约为10-15 MHz 时、TFP401将认为链路无效并且 SCDT 被驱动为低电平。 因此、从 DE 转换到 SCDT 低电平的转换时间为~17-26ms。

谢谢

David

尊敬的 David：

你好。

客户回应。

有缺陷的产品具有超过1秒的去转换至 SCDT 低转换时间。
如果 DE 至 SCDT 低电平转换时间通常为17-26ms、您是否会认为任何超过1秒的时间存在缺陷？

请提供建议。


此致、
乔塞尔

乔塞尔

我们需要先查看这些装置、然后再确定它们是否确实有缺陷。

谢谢

David

尊敬的 David：

你好。

我们是否有任何方法来检查片上自由运行振荡器的运行？
该片上自由运行振荡器的行为是否与 ODCK 相同？
您是否已在发送设备之前完成所有可能的验证？
除了发送器件之外、是否还有任何方法可以解决问题？


此致、

乔塞尔

乔塞尔

自由运行的振荡器是内部的。 但是、我想让至少一个单元返回、看看我们是否可以发现它有任何故障。

谢谢

David