请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90UB941AS-Q1 主题中讨论的其他器件：CDCEL913
尊敬的 TI：
我有问题、并尝试找出原因。
这是如下所示的硬件系统。 有2个硬件板。
在同一系统中、相同的原理图和相同的硬件、
对于电路板、没有问题、它工作良好。 但是、
如果是 B 板、则存在问题。 问题是“在初始时间(引导后)内，不会在显示面板上显示任何屏幕”。
我们的 BSP 工程师共享：
- BSP 团队希望在 TI 941、CDCEL913中使用外部时钟。
但是、当他(BSP)使用 CDCEL913时、电路板 A 显示正确的图像、但是电路板 B 在引导序列期间不会在面板中显示任何内容。
-如果板 B 使用 DSI 输入时钟作为参考时钟、则显示效果良好。
- BSP 告诉我、"PCLK_DETECT STATUS"值在电路板 A 和 B 中是不同的
->因此、BSP 组尝试设置 SER 941中的寄存器"PCLK_AUTO (禁用)、REFCLK (DSI CLK)"和"RX_LOCK_MODE (链接器件时、RX_LOCK 置位)"。 在 DES 948中。
->在这种情况下，它工作正常。
我的问题是：
Q1)是否可以在同一硬件板中具有不同的"PCLK_DETECT STATUS"值？
Q2)是否有任何使用外部时钟(CECEL913)的点、相关性和预条件？
谢谢、
