[参考译文] SN65DSI83：SN65DSI EVM：LVDS 时钟有问题

重要的是、第一个屏幕截图中出现了错误！
我当然选择了测试图案字段。

您好、Samuel、

您是否记得启用 PLL (0x0D)？ DSI 调谐器的输出文件未设置该位、因为在初始化序列期间需要设置该位。 对于测试模式和 EVM、您可以在完成对所有其他寄存器的写入后设置该位。

此致、

I.K.  

你(们)好

感谢您的快速回答。
是的、我是按照数据表中的初始化进行操作的。

(如果没有 Init Seq 2和 Seq 8、那么当我使用 REFCLK 和测试模式时、这是否重要？)

我是否必须对 EVM 板进行任何更改才能显示测试图案(外部 i2c 主机的跳线除外)？

此致、

塞缪尔

我越来越相信我的 EVM (分别是 SN65DSI83)会损坏、因为我在 FlatChA_CLKN 和 GND 0r 之间测量、在线路和 GND 之间测量数据线路500R

这是我当前的初始化、它在通过 EN 引脚复位后运行。

==== 初始化 CSR 寄存器===
0A 04
0b 02

10 26.
11 00
12 5A
13 00

18 78
19 00
1A 03
1b 00

20 00
21 05
22 00
23 00
24 20.
25 03
26 00
27 00
28 20.
29 00
2A 00
2B 00
2C 1C
2D 00
2E 00
2F 00
304.
31 00
32 00
33 00
34 1C
35 00
36 04
37 00
38 18.
39 00
3A 02
3B 00
3c 10.
3D 00
3e 00

==== 设置 PLL_EN 位(CSR 0x0D.0)=====
0D 01

==== 设置 SOFT_RESET 位(CSR 0x09.0)=====
0901

==== LVDS 时钟范围和 LVDS 时钟(0x84)===
0a

==== LVDS 时钟乘法器(0x02)===
0b

您好、Samuel、

您是否更改了设置？ 在 DSI 调谐器屏幕截图中、REFCLK 乘法器为2、但在脚本中、乘法器为3。 如果 REFCLK 为27MHz、并且您将其乘以3、则会得到81MHz 的 LVDS CLK、这超出了您的面板的时钟频率规格。  

此致、

I.K.  

你(们)好

是的、我更改了设置、我想检查数据线路上的频率是否发生了变化(效果不错)。
因此、我仅出于测试目的更改了乘法器、它再次设置为2。

但我仍然在 LVDS CLK_N 和 CLK_P 线路上测量0V。

此致、  

塞缪尔

您好、Samuel、

这是一种非常有效的方法来调试这个问题。 我同意、您的 EVM 上的 F8/F9似乎有问题。

此致、

I.K.