[参考译文] TFP401A-Q1：TFP401A

admin

Other Parts Discussed in Thread: TFP401, TFP401A, TFP401A-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/880253/tfp401a-q1-tfp401a

器件型号：TFP401A-Q1
主题中讨论的其他器件：TFP401A、TFP401

我很难确定 TFP401A 的时钟到输出规格(或时钟到数据偏移规格)。与相关主题类似的问题。相关主题的结尾说、它在电子邮件中得到了解答、因此可能已经在那里得到了澄清、但对我来说是不可见的。您能否帮助我了解如何获得最小和最大时钟数据输出时间？

数据表使用输出时序的术语设置和保持。我理解这些有关输入的术语、但此处的输出引脚如何理解这些术语尚不清楚。相关主题("TFP401A-Q1交流计时"和"TFP401A-Q1交流计时2")附带的 PowerPoint 图片与我的问题相关。此处的图示表明、只有固定的小有效窗口(1.8nsec + 0.6nsec)、其余的时钟周期是不确定的。时钟越慢、不确定的时间就越长。这是器件的工作方式吗？这似乎非常奇怪、因为通常情况下、较慢的时钟周期会导致更有效的数据时间。

感谢您的观看！

4 年多前

0 admin 4 年多前

TI__Guru**** 1623435 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ed：

很抱歉耽误你的时间，我们希望在下周初对这项调查作出答复。

此致、

I.K.

0 admin 4 年多前

TI__Guru**** 1623435 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ed：

时钟越慢、该器件的设置时间就越长。我通过查看在较低频率下显示更长设置时间的旧特性数据进行了验证。引用线程中的计算也大致与 char 数据匹配。

此致、

I.K.

0 admin 4 年多前

TI__Guru**** 1623435 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答！您是否参考"TFP401A-Q1交流计时2.pptx"中显示的计算？下面是此处列出的计算。

最大延迟为 Tcycle–setup (min)。

最小延迟为 HOLD (min)。

以 VGA 时序为例：Tcycle = 40nsec、设置/保持= 1.8/0.6nsec、数据表中的最小值。

这会导致时钟到数据输出的最小延迟= 0.6nsec、最大延迟= 38.2.

这意味着数据可以在37.6nsec 窗口内随时从40nsec 周期切换。它仅保证2.4nsec 有效、无论周期时间如何、这似乎都是恒定的。您能看到我在哪里看不正确吗？您提到设置在较低频率下更长。这是否意味着数据表的最小设置时间仅对最大时钟速率(165MHz)有效、并且可以假设最小设置时间随时钟周期时间的增加而成比例地延长？

谢谢、

0 admin 4 年多前

TI__Guru**** 1623435 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ed：

TFP401将在37.6ns 窗口内随时锁存输出数据、因此数据在该窗口内应保持稳定。

数据表的最小设置时间是在112MHz 下测得的、但是的、在较低频率下的设置和保持时间更长、并且周期时间更长。例如、对于 Tcylce = 40ns、char 数据显示测得的建立/保持时间为17.64/21.91ns。

此致、

I.K.

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] TFP401A-Q1：TFP401A