您好、专家、
我的客户在执行 ESD 测试后遇到通信错误问题。
在断电/通电之前、此行为一直保持不变。 它看起来是锁存器。
客户认为 ESD 来自9引脚。
Q1、您能告诉我这种行为的原因吗?
Q2、您能否为9引脚和16引脚输入电路提供等效电路图?
Q3、请告诉我针对9引脚/16引脚的建议终止方法。
电流条件
/EN 下拉电阻为1k Ω。 如果 它们将下拉电阻器更改为0欧姆、 则有所改进。
谢谢
穆克
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、专家、
我的客户在执行 ESD 测试后遇到通信错误问题。
在断电/通电之前、此行为一直保持不变。 它看起来是锁存器。
客户认为 ESD 来自9引脚。
Q1、您能告诉我这种行为的原因吗?
Q2、您能否为9引脚和16引脚输入电路提供等效电路图?
Q3、请告诉我针对9引脚/16引脚的建议终止方法。
电流条件
/EN 下拉电阻为1k Ω。 如果 它们将下拉电阻器更改为0欧姆、 则有所改进。
谢谢
穆克
大家好、Muk-San、
您能否提供有关 ESD 测试的更多详细信息? 他们是如何执行此测试的?
A1、如果输出保持高电平、这必须意味着 EN 不是高电平、/EN 不是低电平。 当问题发生时、他们是否测量了这些引脚上的电压?
A2、我们无法提供 9引脚和16引脚输入电路的等效电路图。
A3、我建议 EVM 使用相同的端接方案: http://www.ti.com/lit/ug/snlu195/snlu195.pdf 、因此使用0 Ω 下拉电阻器。
当您使用0欧姆下拉电阻"有所改进"时、您意味着他们不再看到问题了吗?
此致、
I.K.
你(们)好
感谢您的回答。
ESD 测试是帧 GND 的+\\-7.5kHz~+/-4kV
问题
请提供以下信息、
- 是否有用于9/16引脚的保护二极管?
- 是否有9/16引脚的内部下拉/上拉电阻器?
-是 CMOS 输入吗?
关于 Q3
以下理解是否正确?
强制低电平:0欧姆下拉。
通过输入信号使能控制器件:以10koohm 上拉至 Vcc (漏极开路)
谢谢
穆克